PIPE LINE PARALLEL PROCESSOR USING MULTI-THREAD

Publication number: JP2001236221 (A)

Publication date: 2001-08-31

Inventor(s): SHINDO KEISUKE +
Applicant(s): SHINDO KEISUKE +

Classification:

- international:


G08F12/08; G08F12/10; G08F12/12; G08F9/30; G06F9/34; G08F9/38; G08F9/46; G08F12/08; G08F12/10; G08F12/12; G08F9/30; G08F9/34; G08F9/38; G08F9/46; (IPC1-7): G08F12/08; G08F12/10; G08F12/12; G08F9/30; G08F9/34; G08F9/38; G08F9/46

- Europeant

Application number: JP20000042696 20000221 Priority number(s): JP20000042696 20000221

Abstract of JP 2001236221 (A)

PROBLEM TO BE SOLVED: To establish both frequency performance and parallel performance by shortening memory wiring in a system for successively operating plural threads by arithmetic units arranged in a row in a processor using a multithread program, and to prevent inter-node data transfer interrupting the parallel processing performance and weiting through synchronization. SOLUTION: Plural caches for storing data are loaded on a processor carried by patent gazette 1999-287662, and each cache is connected to several enthmetic executing units. The contents of the cache are transferred and duplicated according to the progress of threads. When the contents of the cache cen not completely transferred, one thread is executed by a single arithmetic executing unit. Moreover, access to the designated address is detected by using a virtual storage mechanism and the shared mechanism of the caches, and the threads are resumed.



Data supplied from the espacenet database --- Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開200i-236221 (P2001-236221A)

(43)公開日 平成13年8月31日(2001.8.31)

| (51) Int.Cl.7 | | 微別部.号 | FΙ | 5 | ゲーマコート* (参考) | | |
|---------------|------|-------|------------------|-------------|--------------|--|--|
| GO6F | 9/38 | 310 | G 0 6 F 9/38 | 310E | 5B005 | | |
| | | | | 310A | 5B013 | | |
| | | 350 | | 350X | 5B033 | | |
| | | 370 | | 370X | 5B098 | | |
| | 9/30 | 350 | 9/30 | 3 5 0 F | | | |
| | | | 学本語や 主語や 語や頂の粉21 | OT (今 24 百) | 共林等に効く | | |

| (21)出顧番号 | 特顧2000-42696(P2000-42696) | | | |
|------------|---------------------------|--|--|--|
| (29) HUMFE | 平成12年2月21日(2000 2:21) | | | |

(71)出順人 597148312 進藤 啓介

広島県広島市西区已受大迫3丁目20番5号

(72)発明者 進藤 啓介

広島市西区已要大迫3 「目20番1号


最終頁に続く

(54) 【発明の名称】 マルチスレッドを利用するパイプライン並列プロセッサ

(57)【要約】

【課題】マルチスレッドプログラムを利用するプロセッ サにおいて、一列に並んだ演算ユニットで複数のスレッ ドを順に動作させる方式において、メモリ配線を短縮し て周波数性能と並列性能を両立させる。さらに並列処理 性能を阻害するノード間データ転送と、同期による待ち あわせを解決する。

【解決手段】特許広報平9-287662に記載された プロセッサに、データを格納するキャッシュを複数搭載 し、それぞれのキャッシュを数個の演算実行ユニットと 結合する。キャッシュの内容はスレッドの進行にあわせ て転送して複製する。キャッシュの内容を転送しきれな い場合は、1つのスレッドを単一の演算実行ユニットで 実行する。さらに、仮想記憶機構とキャッシュの共有機 襟を用いて、指定したアドレスへのアクセスを検出して スレッドを再開させる。



【特許請求の範囲】

【請求項1】数値演算ユニット、レジスタファイル、命 令メモリ、データキャッシュメモリを複数個内部に有 し、複数のスレッドおよびプロセスを同時に利用する事 を特徴とするプロセッサにおいて、レジスタファイルが 持つ各スレッドごとのレジスタ値等の状態を、常に隣接 する海質ユニットに伝達することを特徴とするプロセッ サ (以下PMT方式プロセッサと称する) において、プ ログラムカウンタ、スタックポインタ値、スレッド識別 番号 プライオリティー値で構成されるスレッドの情報 を示す値を複数格納するスレッド情報格納手段を有し、 スレッド情報格納手段から1つのスレッドを選択して、 命令メモリおよび演算ユニットにスレッドの情報を伝送 するスレッド発行手段を有し、スレッド発行手段におい て、スレッドの持つプライオリティー値を比較し、最も 優先度が大きいスレッドの情報を優先的に命令メモリお よび消算ユニットに伝達することを特徴とするプロセッ

【請求項2】請求項1の特徴を持つプロセッサにおいて、渡貨ユニットが実行する命令のプログラムカウング 位を保存する手段を有し、次に新規に発行する帳補のスレッドが同じ命令アドレスを利用するかどうかを比較 し、前に実行したスレッドと命令が一致したスレッドを 優先的に選択して出力するための手段を有することを特 徴とするプロセッサ・

【請求項3】PMT方式プロセッサにおいて、状態を伝達すべき関接する演算ユニットが別のスレッドの処理を 優先的に行うことを惑知して、その時だけスレッドの状態 態を開接演算ユニットに伝達せずに同一の演算ユニット で処理を行うことを特徴とするプロセッサ。

【競求項4】PM「方式プロセッサにおいて、複数のス レッドがそれぞれ利用するレジスタの鉱を複数のレジス タバンタに同時に格納するレジスタファイルを有し、尽 レジスタバンクの内の1つを同時に利用し、スレッドの 道行に防じてレジスタバンクの内の スタファイルに販送することを特徴とするプロセッサ・ 【請求項5】PM「方式プロセッサにおいて、現在実行 といるスレッドを中断し、特機状態のスレッドを実行 する程件が必要な際に、実行しているレジスタファイルの の値を資第ユートに伝送する任かりに、レジスタファ イルの別のレジスタバンクに格納されている特機状態の レジスタの値を演算ユートに伝送し、別のスレッドの演 変を即像に行うことを特徴とするプロセッサ・の演 変を即像に行うことを特徴とするプロセッサ・の演 変を即像に行うことを特徴とするプロセッサ・の演 第を即像に行うことを特徴とするプロセッサ・の演 第を即像に行うことを特徴とするプロセッサ・

[請求項6]請求項5の特徴を持つプロセッサにおい で、レジスタファイルにレジスタブ機即格納合わていな いスレッドを実行する際に限り、レジスタファイルの内 容をスタックポインタ値の示すメモリから自動的に認み 出すことを特徴とし、現在レジスタファイルに統約され ていて利用されないスレッドの状態をスタックポインタ 個の示すメモリに軸的に重要も付きことを特徴とスタ ロセッサ。

【請求所列】PMT方式プロセッサにおける、1つのス レッドが利用するレジススの値をメモリに保存する特別 水力検命令において、分検命令の時点のスレッドのレジ スタ値をレジスタファイルに保持することを特徴とし、 保存されたレジスタの値を認み込む特別な分検命令にお いて、レジスタファイルに保持されていたスレッドの状 熊を利用することを特徴とするプロセッサ、

(諸東項名) PMT方式プロセッサにおいて、複数のスレッド部別番号及びスタッポインタ値をまとめて格納することを特徴とするスレッド自動発行機構を有し、スレッド発行命令によってスレッドを発行する際に、格納されたスレッド部別番号及びスタックフレームを自動的に割り当てることを特徴とするPMT型プロセッサにおいて、1つのレジスタファイルが複数の演算ユニットで共有され、レジスタファイルが複数の演算ユニットで共有され、レジスタファイルが複数の演算ユニットがあ1つを選択してデータを伝送することを特徴とするに送手段を有し、レジスタファイルの内容を開端するなど主発を表すし、レジスタファイルの内容を開端するととを特徴とするエンジスタファイルに複数回に分けて転送することを特徴とするアロセッサ、

【前次項10 JP MT方式プロセッサの演算ユニットにおいて、値の一部の演算を行う部分演算ユニットを接触 個有人、それぞいの部分演算ユニットを決算 ユニットにおける結果値と完全な演算を行った場合の結果 組在が一致しないことを検出するオーバーフロー検出 手段を有し、さらた完全企演算を行うための1つの完全演算ユニットと接続し、部分演算ユニットを表示の演算ユニットに接続し、部分演算ユニットのオーバーフロー検出手段の演算結果の不一致の検出によって、完全演算ユニットに部分演算ユニットで利用した虚を伝送して演算を再度行うことを持续 とするプロセッサ。

【請求項11】PMT方式プロセッサにおいて、分較後のプログラムカウンタ値が演算結果によって動的に変更され、分較後のプログラムカウンタ値が確率的に下過でされ、分較後のプログラムカウンタ値が確率的に下過できる条件分岐命令において、分岐後に実行されると予測される命令を指射する命令キャッシュに分岐の結果を判別するための情報を有し、実際に分岐が実行された際に予測した分岐結果との一数を確認し、不一致の場合はスレッドを中断してスレッド発行ユニットに正しい分岐結果を振送することを特徴とするプロセッサ。

【論東頭1.2】PMT方式プロセッサにおいて、複数の 瀬算ユニットを複数のプロックに分配し、プロックごと に専題の一次キャッシュメモリを有し、プロック内の演 算ユニット全で上接続して、データアクセスを行うこと を特徴とし。さらに1つ以上の二次キャッシュメア を特徴とし。さらに1つ以上の二次キャッシュメア イン・複数の一次キャッシュメモリと接続して、互いに データアクセスを行うことを特徴とするプロセッサ、 (論東面1.3】PMT方式プロセッサにおいて、スレッ ドが書きこんだメモリ内容をスレッド自身がメモリから 読み出して利用する際に、利用するメモリ内容を複数の キャッシュメモリの間で転送することを特徴とし、複数 のキャッシュメモリ間の配送はスレッドの進行に即じ方 両、速度で伝達することを特徴とし、スレッドの進行に データの伝達が間に合わない場合はスレッドを停止させ ることを特徴とするプロセッサ。

【請求項1.4】P N T 方式プロセッサにおいて、プロセッサ内部に1つ以上のキャッシュメモリを有し、個々の キャッシュメモリをもらに確認のメモリバンクと分割 し、それぞれのメモリバンクへのアクセス数を側断する ことを特徴とし、きらに、複数のメモリバンクの選択 のためにメモリアドレスを利用することを特徴とし、同 シモッシュへの推数のアフセスが存在した場合は、1 つのアクセスだけを行い、他のアクセスを保持して後で 行うととを構造せるプロセッツ

【請求項1.5】請求項1.2に配款された特徴を持つプロセッサにおいて、キャッシュメモリ的商に、キャッシュメモリの商に、キャッシュメモリの高い、キャッシュメモリの高い、キャッシュメモリな自然を有いる情報を有し、週別のキャッシュメモリと、別のキャッシュメモリから内部のデータを読み出された場合に、データのコピーを持つキャッシュメモリを特定する情報をディレクトリに設定で、別のキャッシュメモリの書きる情報をディレクトリに設定することを特徴とし、キャッシュメモリの書き込みの一部で、データのオリジナルを持つするととを特徴とし、キャッシュメモリのである込みである。 際に、データのフピーを持つキャッシュメモリの書き込みの際に、ディレクトリの内容を利用して、同じアドレスのデータのコピーを持つキャッシュメモリにだけデータの書き込みを週間することを特徴とするプロセッサ。

【請求項161PMT方式プロセッサにおいて、ある命令が利用するデータを別め命令が再度利用する際に、データを再利用する命令を実行する演算エニットを特定するデータフロー予測情報を命令メモリに結論することを特徴とし、データフロー予測情報を持つ命令が変われた決算ユニットにデータをあらかじめ販送することを特徴とするプロセッサ、

【請求項17】請求項16の特徴を持つプロセッサにお いて、あるスレッドのデータキャッシュアクセスミスの 際に、データの実体のあるデータキャッシュからデータ を誇み近むと同時に、読が出しを行ったデータキャッシュ ムに要求元の領立ニットを特定する値を応送し、 は、演算ユニットを特定する値を企び上して、 では、演算ユニットを特定する値を企びータフロー予測 情報を書送込むとを特徴とするでロセッサ。

【請求項18】命令キャッシュメモリを複数有するPM T方式プロセッサにおいて、あるスレッドが、次に実行 すべき命令を検索するためにキャッシュメモリにアクセ スを行い、命令が揺納されている命令キャッシュメモリ を下値のキャッシュのディレクトリ情報から特定し、前 結命令キャッシュメモリに接続された流賞ユニットにス レッドを移動することを特徴とし、複数のスレッドが同 一の命令キャッシュメモリを利用することを特徴とする プロセッサ。

「諸求理」3 PMT方式プロセッサにおいて、キャッシュメモリのアドレスを皮想アドレスとすることで、キャッシュメモリしている。 セッシュメモリとにはないデータへのアウセスに願って 仮想恵性機構にデータを伝送し、仮想アドレスを物理ア ドレスに変換して物理アドレスメモリに書き戻すことを 非衛子な子のフセッサ。

【請求項20】PMT方式プロセッサにおいて、アドレス値を入力して、結約されたアドレス値に対っる特定 スレッドを生起することを特徴とするデータフロー同期 桃出ユニットを有し、キャッシからの認み必要求に対 レて、データフロー同期検出ユニットが指定したアレスとの一級を判定し、一数するアドレスを含む場合はネ ャッシュに共有状態を示す値を設定することを特徴とす るプロセッサ。

【請求項21】請求項20時報を持つプロセッサにおいて、データキャッシュ内語で共有状態に設定されているアドレスへのアクセスに対して、ディレクトリの示すユニットにアクセスを遊びすることで、最終的にデータフロー開リユニットにアドレス値を伝達することを特徴とし、データフロー開リユニットが伝送されたアドレス値に対応するスレッドを生起することを特徴とするプロセッサ・

【請求項22】PMT方式プロセッサにおいて、スレッドは同期命令の発行時に停止し、他のサイベのスレッド の、同期命令実行前に行われた2人トア命令のデータ転送 を待ち、すべてのデータが自身のキャッシュに転送され た時点でスレッドを再開することを特徴とするプロセッサ

【請求項23】請求項21のプロセッサにおいて、特定 アドレスへのアクセスを検討する命令の発行によって、 自分のスレッドの対態をデータフロー周期ユニットに自 動的に伝達し、データフロー同期ユニットにおける特定 のアドレスへのアクセスの税出によって自分のスレッド を開助することを特徴とするPMT型プロセッツは

【請求明24】PMT方式プロセッサにおいて、1つの グローバル便思記憶機構と複数のローカル便思記憶機構 考有し、複数のローカルを想記憶機構がフローバル反想 記憶の値の一部を有することを特徴とし、グローバル反想 起態の値の一部を有することを特徴とし、グローバル板 想記機構の値の改変に対して複数のローカル反想記憶 機構に対して改変を伝達することを特徴とするプロセッ サ。

【請求項25】PMT方式プロセッサにおいて、内部の ユニット間で伝達する制御信号を、伝送先を示すアドレ ス値とともにまとめたパケットを利用して転送すること を特徴とし、複数の制御信号を入力して、複数の制御信号の中から伝送相手に応じて選択して出力するパケットルーターを複数有し、ある演算ユニットからの要求をパケットに一般である。 目的のユニットに伝達することを特徴とし、1つのユニット国配総を複数の削御信号で共有することを特徴とするプロセット。

【請求項26】請求項25に記載された特徴を持つプロ セッサにおいて、スレッドが特定のユニットに制御信号 を発信して、伝達したユニットから朝時信号を受信する 制御パケットにおいて、制御パケットをスレッドの選行 方向と同一方向のパケットルーターに対して伝達するこ とを特徴とし、制御パケットの伝達がスレッドの進行に 間に合わないことを検出した場合は、該当するスレッド を則定に停止せることを検索とするパケットルータ

【請求項27】請求項25 に記載された特徴を持つプロセッサにおいて、特定の削縮信号パクットの要求に対し、該当する回路ニーットは要求された内部状態を改変、あるいは読み出して、制御信号を送信したユニットに対して内部状態を航送することを特徴とするプロセッサ。

【精液項28】 PM T方式プロセッサを複数個利用して 連結するシステムを構築する際に、アロセッサ間の転送 市内を固定として、プロセッサのスレッドの状態。デー タをそのまま別の PM T方式プロセッサに伝送し、シス テム全体でスレッドを巡回させることを特徴とする PM T方式プロセッドを

【請求項29】請求項28に記載された特徴を持つプロ セッサにおいて、直接連結されていないプロセッサ間で 独自にデータ転送を行うためのショートカットバスを設 け、遮距離のプロセッサ間の伝送にショートカットバス を用いることを特徴とするプロセッサ、

【請求項31】請求項30に記載された特徴を持つプロ セッサにおいて、それぞれのプロセッサが独自にメモリ を接続することを特徴とし、各アロセッサが持つ仮想記 憶機構の内部に、指定されたページが外絡のプロセッサ のデータのゴヒーを格的していることを示す共有情報を 有することを特数とし、プロセッサ的部からデータを読 み込む際に、読み込みアドレスが仮想記憶機構によって 共有状態を示す場合には、プロセッサ外にデージ読み込 小型を考するとを特徴とし、プロセッサ外にデージ読み込 タを書きこむ際に、書きこみアドレスが仮想記憶機構に よって共有状態を示す場合には、プロセッサ外にデータ の書きこみを通知することを特徴とするプロセッサ。 【祭明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ソフトウェアによって動的に機能を変更できるプロセッサに属し、特にスレッドと呼ばれる単位で分割されたソフトウェアを利用するプロセッサに属する。

【従来例】 (半導体技術の進化とマイクロプロセッサの 性能向上)

【0002】半導体技術の進化により、ここ20年はトランジスタ、直線の微細化が常に同じペースで進んできた。DRAMのようにトランジスタ数がそのまま容量につながる楽子では、単に微細化によって楽子数が増えるだけで、微細化と同じペースで性能を向上できた。

【0003】ところが、マイクロプロセッサに代表される論理LSIに関しては、性能向上には2つの方法がある。1つは動作周波数の向上。そしてもう1つは動作周波数あたりの仕事量である。

級数のにソウル音楽に、敬報化によってトランジスクのスイ (1004) まず、敬報化によってトランジスクのスイ ッチング速度の向上し、前者の動作形態数の向上が可能 になった。さら、後者の動作用影数なたりの仕事が 大きい高速レイテンシ回路、およびスーパースガラをど のを動力式の保持が可能になったことで実現できた。 (1005] これまでは、マイクロプロセッサはこの2 の要素によって外窓的な性能向上を可能にした。しか し、この2つの要素が、特に後者が現界を迎えつつあ

る。この限界を打破しなければ、今後のマイクロプロセッサの性能向上は見込めない。 【0006】(配線のリスクの相対的増加)

【0007】近年の半導体の鐵細化技術、プロセスの進 歩により、トランジスタの動作速度は飛躍的に増大し、 その大きさ、消費電力も飛躍的に減少した。これによっ

て、少なくともトランジスタ単位では、従来では考えられない周波数の動作が可能になった。

【0008】しかし、配線の運延時間はそれほど改善されてはいない、配線長は、トランジスタのサイズに比りて高速化するわかではない。さらは、微細化されたがだけトランジスタの数を増やす場合は配線運延はかえって増大する。この傾向は深刻に受け止められてきており、配線が最小となるユニット配置を行うことは常識となっている。配線自体のプロセスによる改善も行われている。多層配線やCu配線などがそれである。しかし、それだけては拡大を続けるトランジスタと配線の速度差型場るととはできない。

【0009】今後は、配線遅延の増加を押さえて動作周 波数の向上比率を維持するためには、常に回路全体に最 短配線するという考え方を改め、レイテンシ性能を低下 させてでも最短距離の配線で伝送することが必要となる.

【0010】(データ転送スループットとデータ転送レイテンシ)

[0011] データ転送生能の向上には、データ転送ス ループットの向上とデータ転送レイテンシの知識の双方 が必要になる。前者のデータの転送スループットの増加 は比較的たやすい。それに対して、転送レイテンシは性 能低下を押さえるのが精一杯で、数倍以上の改善は見込 めない。

[0012]レイデンシーにの方法としては、キャッシュ、アリフェッチなどによる確率的な方法があるが、それは回路規模を必要とする間にないした性能向した果たせない、演算能力と低速なメモリとのレイテンシの開きは拡大の一流をたじり、キャッシュミスにおけるペナルティーを相対的に地大させ、最終的には処理時間のほとんどすべてを占めることになる。ということは、なんらかの形でレイテンシを関連することが必須になる。

【0013】そのために現在はアウトオブオーゲースー バースカラ、VLIWという方式が存在する。データの ロードが終わっていなくても、データの必要のない命令 を先に動作させるプロセッサである。だが、この方式は 先に実行させることができる命令を発見する回路が巨大 になりすぎ、開発数性能向上に限予がある。

【0014】よって、レイテンシの隠蔵は今後さらに重要になる。だが、アウトオブオーダースーパースカラや VLIWなどの命令レベル並列では、現在以上のレイテンシ隠蔵は不可能である。

【0015】 (演算ユニットの使用頻度のばらつきと共有)

[0016] マイクロプロセッサには、加京、 簡明演 策、シアト、分敦、ロードストア、東京、除草、浮動小 数点演算、SIMD型演算、SIMDデータの入札着え 処理など、多くの処理が必要とされる。これらの動作の 実現には、それを専用の間を設けるが一帯が伸が 良い、ところが、マイクロプロセッサはこれらの全てを 同時に必要とするわけではない、接動率が低いユニット も多く存在できる。

[0017] このマイクロプロセッサを同時に複数使用 する方式を、マルチプロセッサと呼ば、現在のマルチプ ロセッサでは、これらの演算ニニットが全て複数代載さ れる。ということは、全体としてはほとんど響動してい ない回路が増加することになる。原に、マルチプロセッ サの間であまり使用さなとい端まユニットを共するは ば、システム全体の回路の利用効率を高めることがで き、本当に数の必要な演算ユニットを増やすことができ る。

【0018】 (消費電力の増大)

【0019】近年のマイクロプロセッサの動作周波数の 向上によって、消費電力は飛躍的に増大した。その増大 を抑制するために、動作電圧を低減させ、低い電圧で性 能を維持するための回路技術が開発された。しかし、回 路案子数、周波数性能はさらに向上を続けるものと考え られる。さらなる低清都電力の手段が必要になる。

【0020】 CMO S回路は、信号のレベルが変化する ときに電力を消費する。ということは、信号のレベルの 変化の少ない回路がもっとも消費電力の低い回路とな る。 图路構成のレベルでは、演算ユニットやクロック信 毎割脚さと、信号型化を起始する手段が今く利用されて いる。しかし今後は、さらに上位のアーキテクチャにお いても、最小の電力で演算を行うための手段が必要にな よと考えられる。

【0021】四路的に考えると、同じ仕事を連続して行うことができれば、回路の状態の変動も最小限となり、動作する回路も最小限となる。そして、トランジスタ数あたりの性能が向上できれば、逆にいえば性能あたりの清質電力が流波できるということである。

【0022】(演算内容の巨大化、分散化)

【0023】前の演算の終了を待ち、その結果を利用して演算を行うことを、デーク依存関係と呼ぶ。互いにデータ依存関係と呼ぶ。互いにデータ依存関係のある演算は原理的に同時実行ができず、並列化を阻害する最大の要因である。いかなる方式もこれを解消することはできない。

[0024] ソフトウェアの構造上、このデータ依存関 係の241、アントウェアの構造性、企会やの近傍であり、現 在のスーパースカラやVLI Wに代表される。命令レベ ル並列の対象とされる部分である。すなわち、命令レベ ル並列はもっとも逆列化していい部分をあえて並列化す る方法であり、作師由上に関手が生じる。

(0025) 一般的に一年の単位をうまく分割できれば、分素が効率が良いのは言うまでもない。そして、巨大なソフトウェアでは、その制作内容が全て密線に結合し、全ての命令、データが同じ確率で利用されるということはありえない。現に、ソフトウェアは、オブジェクトと呼ばれる独立性の高い単位で分割できることは良く切られている。

[0026] (データスループットの爆発的な機大) [0027] メディア処理は、巨大なデータ転送能力を 要求し、キャッシュの内筋で実行できない代表的な処理 である。この処理の多くは巨大なデータ配送スループットを要求する。それに対して、メディア処理は全体とし はさしてレイテンシを要求しない、要求されるせいであ る。レイテンシを観性に丁並列処理を行うのにこれは ど向いて用途はない。

【0028】 局所的なレイテンシがそのまま総和される 現在のプロセッサの方式では、プロセッサバスのレイテ ンシがそのまま加算され、全体の性能向上も頭うちにな る。それに対して、レイテンシをなんらかの手段で隠蔽 することができれば、メモリアクセスの並列化などの方 法によってスループットを確保することができる。そのためにアルチスレッド (中枢式れるソフトッテモデル単称のレイテンシの架内を防止する。スレッドルギルのレイテンシが多少大きくてもメディア処理に要求されるレイテンシよりはるかたかさいなか。結果的にメディア処理に要求される性能を全て満足することができる。 【0029】 (後質の繰り返しの増加)

[0030] 長時間動作するプログラムは、その全ての 時間に渡ってまったく遠う命令を実行することは考えら れない。そのため、長い時間の動作の中では、何らかの 形で同じコードを再利用して同じ動作を繰り返している ことになる。

[0031] この傾向を利用することにより、同じ動作を行う部分を同時にまとめて実行することで、同じ動作で共有される命令メモリ、データメモリなどの変調を共有することができる。しかも、まったく同じ動枠を時間的にわずかにずらして実行することにい、同し資源を同時に利用することも簡単に助ぐことができる。

【0032】(IPユニットの内蔵と、それを結合する 件能の要求)

[0033] 別用プロセッサは、32ビットなどの桁の 多い敷値演算や、大容量メモリ全域を利用した処理、動 的に変める短端に関しては他の手段では実現不可能な性 能を発揮できる。しかし、少数の複雑なビット処理演算 に関しては依然として弱く。目的に応じて最適信された 国際の方が常に推断が上である。ということは、システ ム全体の性能向上のためには、依然として良く利用され るビット演算を担う回路、1P回路を内蔵することが望 ましい。

(0034)ところが、IP回路は、その前後の動作が なければ十分な性能が発揮できない、IP回路両土を直 接速結すると、その回路の動作の振謀を制限することに なる、プログラマブルでかつ高速なアプリケーションの 動作を実現するなめには、推費の最小限度のIP回路 と、IP間のデータの中継を行う十分な演算処理能力が 最後の組みるわせである。

【0035】(スーパースカラ、VLIW方式) 【0036】スーパースカラ方式、VLIW方式は、命 もレベル並列とよばれ、同時に複数の命令を実行することで、性能を向上させることを狙った方式である。

[0037]まず、スーパースカラ方式は、複数の命令の組みあわせを自動的に抽出してくれる方式である。と ころが、自動的に抽出でるる命令の範囲、命令ウィンド ウは限定されており、特に、条件分岐命令の後に実行さ れる命令の抽出が非常に難しい、そのため、プログラム 全体の並列性を生かすことができず、所接した数画の命 令を実行するのがせいせいである。

【0038】図2に、従来のプロセッサ例としてVLI W方式のプロセッサの構造模式図を示す。VLIW方式 は、この命令の抽出の手間をコンパイラに任せ、並列可 能な命令を明示して命令メモリに格納する方法である。 しかし、並列化の対象となるのはプログラム内部で隣接 した数個の命令であることには変わりない。

【0040】(マルチプロセッサ方式)

【0041】図3に、従来例としてマルチプロセッサ方式を示す、マルチプロセッサ方式は、販痒のパイプライン、スーパースカラ、VLIWのいずれかの方式で作成されたプロセッサを複数接続して利用する方法である。 飽和しつつある命令レベル差別を補うために用いられ

6. [0042]そのために、ソフトウェアをプロセス、あるいはスレッドとよばれる独立した単位に分割して、未代わのプロセットに割り当てる。それぞれのプロセッけはそれぞれ独立したスレッドを実行することで、命令レベル坐別に対して演算ユニット間の滅信を抑制することができる。

【0043】図3にマルチプロセッサの構造を示す、プロセッサ301、302、303、304は、共有バス 05に接続される。プロセッサ306、307、30 86 同様に共有バス309に接続される。大有バス30 70メモリ (近米キャンシュ31 10が接続され、プロセッサ3 01のメモリ (近米年・アンシュ31 10が40 である。2つの二次キャンショ310、311は、共有メモリバス31 2に接続され、二次キャンシュとメインメモリ313の特を同一にする。

【0044】プロセッサ301~304、306~30 8は、それぞれ独自に命令動作を行い、命令、データを メインメモリ313からキャッシュを介して取得する。 他のプロセッサと同一アドレスのデータを共有しない限 り、プロセッサ間通信は行みれない。

【0045】これらのプロセッサ、二次キャッシュ31 0、311は、半導体のチップに全て稽載することが可能である。半導体チップの微細化によって、同じコストでもより多くの回路の搭載が可能になったため、複数のプロセッサを1つのチップに搭載することで、コストに 対する性能を向上させることになる。

【0046】(従来のPMT方式)

【0047】図4に、命令レベル方式、およびマルチア ロセッサ方式の欠点を解消するための発来の方式を示 す。以下、この方式をPM下方式と呼称する。PMT方 式についての詳細は特許広報平9-287662に記載 されている。

[0048] このPMT方式は、前途のフルチアロセッ サカ式で利用されるプロセス、スレッドを記ばそのまま 用いる、そして、漢算ユニット回処温信を扱り続ける ことにより、漢第ユニットの増加に対して周波安性能の 低下を抑制し、動作用波数を維持しつつ大連の落算ユニットの持載を可能にし、帰郷的な性能向上を可能にす る。さらに、漢第ユニットなどの回路を可能な限り共有 することによって、扱小の回路規模で最大の連列規模を 建設できる。

【発明が解決しようとする課題】

【0049】(VLIW方式の欠点)

[0050] VL IW方式の欠点を示す。まず、命令レベル並列は、プログラムの局所的な領域だけで実行できの命令を選択する方式である。理由は、プログラムはその場の液算結果によって命令の流れが頻繁に変更されるため、流鉄が終了するまで次に実行するためたい合物子側と呼ばれる機構があるが、それでも複数の分物の先を予測することは重しい、そのため、命令キャッシュの1の幅を広げても、同時に実行でもも命をプログラムから大量に選択できないため、性能向上率が飽和す

【0051】さらに、複数のデータ依存関係が発生する ということは、それらの命令の間のデータの自むを転送 が必要になるということである。一般的に、命令条行ユ ニットのN倍の増加に対して、実行ユニット間の配線の 運延時間とN倍以上、回路規模はNの二乗の規模で増加 する。そのため、命令実行を増やしても、それ以上に周 波数性能が低下するというデメリットが生じる。

【0052】以上の理由によってVLIW方式は性能向上に限界がある。

【0053】そのため、命令発行ユニット208の幅を 広げるのはあきためて、複数の列示的に独立したスレッ ドを1つのプロセッサで同時に実行するのも必要な られるようになった。そのため、小規模なVLIWを複 数搭載し、個々のVLIWで個別のスレッドをそれぞれ 動作させるという方法が考案されている。ところがそれ では、次に述べるマルチプロセッサ方式の問題が発生す

【0054】(マルチプロセッサ方式の欠点)

【0055】次に、マルチプロセッサ方式の4つの欠点 を示す。

【0056】まず、マルチプロセッサでは、負荷の高い

プロセッサから負荷の低いプロセッサへプロセス、あるいはスレッドを移すのに非常に時間がかかる(以下、このプロセス、スレッドの移動をプロセス移住、スレッド 稼作と呼ば)

【0057】次に、マルチプロセッサにはプロセッサ間 通信が必要になる。複数のプロセス、スレッドがまった く独立したデータを利用することはまれであるためであ る。ところが、1つのデータを全てのプロセッサが利用 すると、データ通信の量はプロセッサの数にほぼ比例し て増加する。そして、通信の量が増えるということは、 単体のプロセッサから見てもメモリのアクセスが通信、 同期によって制限されることになり、単体のプロセッサ においても、システム全体においても性能が飽和する。 【0058】次の問題は、プロセッサ間の同期である。 あるプロセスがほかのプロセスの特定の処理を待つため に停止し、別のプロセスからの処理終了の伝達によって 再開するのが同期である。このための最も原始的な手法 は、待ち状態のプロセスが定期的に別のプロセスの状態 を監視することである(スピンロックと呼ばれる)。し かし、これでは待ち状態のプロセスがプロセッサ、メモ リバスなどの資源を占有するために非常に効率が悪い。 そのために、OSレベルのソフトウェアで同期処理を管 理する方法などがあるが、そのためのソフトウェア処理 が大規模な並列における件能向上を阻害するという問題 がある。

[0059] 最後に、マルチプロセッサは、メモリ、複数の高第ユニットをすべて揺動するプロセッサを、さらに複数指載する。そのため、それぞれの演算ユニット、メモリの程動率にもかかわらず、すべてのコピーがプロセッサの数だけ搭載されることになる。そのため、回路規模の点で駆送が多い。

【0060】(従来のPMT方式の欠点)

【0061】PMT方式は、以上で述べた、VLIWに 代表される命令レベル方式の性能の限界、およびマルチ プロセッサ方式の回路規模的な欠点を解消するための方 式である。

【0062】まず、複数のスレッドを常に全てのユニットで運画させることで、スレッド発行ユーットを演算ユニット間で共存できる。さらに、全てのスレッドを空いた演算ユニットに対して順感に発行することができ、スレッドを中断した場合も、スレッドの現住を行かなぐてもその場で再開が可能である。これによって、レイテンシを閲載するためのスレッドの切り替えを高速に行うことができる。

【0063】雑数のスレッドを動作させる際には、データキャッシュの内容を共有することが多い。そのため、スレッド間で同じデータキャッシュを共有することで、全てのキャッシュへ同じデータを転送する必要が無くなり、プロードキャスト型のデータの転送を最小限にすることができる。

【0064】同し種類のスレッドは、同じ命令、データ メモリ、演算ユニットを利用する傾向が強い、この性質 を利用して、1つの命令キャッシュ、データキャッシュ、特殊演算ユニットを複数のスレッドから共有させる ことで回路を削減することができる。

【0065】だが、従来例に挙げた図4のPMT方式には、以下の欠点がある。

[0066]まず、コンデキストスイッチのために、メモリにレジスタの値の迅趣が常に必要になる。キャッシュミスのように、もとの演算ユニットでスレッドを再開できるような処理では、演算ユニットにレジスタを保持しておけば、スレッドの移住は必要ない、そのために、被数のスレッドを同時に管理するレジスタファイルが必要になる。

【0067】次に、分岐命令ごとにコンテキストスイッチが必要になる、理由は、命令アドレスに対して、実行される演算ユニットが常に決定されているために、命令アドレスが異順に実行されない場合はスレッドの形動が必要になるためである。労焼命令はソフトウェア全体で4分の1を占めるともいわれるため、このようなスレッドの形動は大きく性能を低下させる。ソフトウェアのインライン興期によってある程度分岐を減少させることは可能であるが、汎用的なソフトウェアで性能が出る構造が領土しい。

【0068】次に、命令アドレスによって実行される演算ユニットが決定されるため、命令の配置によっては演算ユニットの認動をにづら付きが生じる。同じようソフトウェアのインライン展開でうまく大学の演算ユニットを利用することはできるが、汎用的なソフトウェアで、自命の恰近が出来る情報の重要をある。

[0069] 健康のPMT方式では、キャッシュ間でデータのコピーを持たせないなめた。全ての実行ユニットが全てのキャッシェメモリと接続するように配議せせる必要がある。そのため、実行ユニットのVMをの増大する。配線選延が突続化する現在では、このような管観は増集に開設数性能を低下させる。ところが、性能向上の場には実行ユニットを増加させることが不可欠である。そのため、キャッシュのコピーを各実行ユニットに持たせる必要があり、キャッシュ間の内容の最合性を取るハードウェアを実装するの場めより。

[0070] 健味のPMT方式では、キャッシュのコピーを一切行わないため、全てのキャッシュのアクセスは 開序が入れ変わることはない、ところが、キャッシュのアクセス 順序を保持できなくなる。そのため、新たなハードウェアによる同期機構によって、キャッシュのアクセス順序を保証する必要がある。

【0071】最後に、全てのスレッドは全ての資源に無 制限にアクセス可能であり、同時に独立したプロセスを 動作させることができない、そのためには仮想記憶機構 によるプロセス間限提の実施が必要である。ところが、 キャッシュメモリを介散させると、仮想記憶機構はキャ ッシュメモリの敷だけ必要になる。キャッシュメモリは 複数のプロセスが落在するため、単体の仮想記憶の容量 台地大する。更に、仮想記憶機構を分散させると仮想記 (他の銀版が影大ならのたなる。

【0072】以上が健来のPMT方式の欠点である。P MT方式の持つ長所を維持しつつ、これらの欠点を解消 するのが本発明の目的である。

【課題を解決するための手段】

[作用]

【0073】(コンテキストスイッチ)

[0074]本祭卵のプロセッサはマルチスレッドを利用する。マルチスレッドは大規模なレイテンシを間載する唯一の方法と言ってよい。このマルチスレッドの管理は、従来のマルチプロ・マッサなどではOSの仕事となっているが、それがエレッドの条件を見せるとなっているが、それがエレッドの長所をほとんど発揮できない要因となっている、ハードウェアで能力マルチスレッド執針を実現するのが留ましい。

[0075] 図16にマルチプロセッドにおけるマルチ スレッドの実行例を示す。スレッドAからスレッドBへ 切り割まを行うスケジューリングは、常にプロセッサ の資源を消費する。さらに、キャッシュミスの期間に は、他のスレッドの動作ができず、各プロセッサはアイ ドリング状態となる。

[0076] 図17に、本売明のプロセッサにおけるマルチスレッドの実行例を示す。本売明のプロセッサでは、複数のスレッドがストールしない限り、スプシューリングを全てハードウェアで行うため、常に演算エニットを実際の動作に利用することができる。キャッシュラスの場合も、別のスレッドがかわりに動作することができる。キャッシュの入れ替え動作が終了した後は、別の任意のスレッドのストールによって、スレッドを判開することができる。

[0077] 結論として、本発明のプロセッサは、マル チブロセッサ方法に対してコンテネストスイチ、スケ ジューリングの時間が不要である。さらに、本発明のプ ロセッサはあらゆるスレッドの待ち時間に他のスレッド が動作可能であり、どんなに並列度を上げても演賞表演 をほぼ常時利用することができる。これは、現在の命令 レベルを現では、要並利程度でも演賞表演の利用率が伴 が以下であるのと挑倒的である。

[0078]複数のスレッドを同時に動かず際には、待ち状態のスレッドの中から流算能力に相当する数のスレッドの半を選択することが必要になる。スレッドには、何外や割り込み要求の応答など、即底に実行を要求されるものと、比較的実行選延が許されるものとが混在している。このため、スレッドの形先順位を設け、それを自動

的に選択する機構が必要になる。

【0079】本祭明のプロセッサにおけるスレッドは1 6段階のプライオリティーを有する。スレッド発行ユニ アトは、実行権実態のスレッドを統制し、スレッドの プライオリティーをハードウェアで判定して選択して、 同時に1つのスレッドを発行する。また、既存のスレッ ドよりら、パッフナーピスレッドの歴史技が高い場合 無条件で既存のスレッドを株止して新規のスレッドを発 行する。プライオリティーが同一の場合はとくに使先制 側、負荷分散制を行う必要となった。

【0080】なお、実行ユニットの稼働率が高く、新規 のスレッドを発行できない場合は、隣接するスレッド発 行ユニットに順にスレッド状態を転送する。

【0081】スレッド発行ニーットが発行すべきスレッドを選択する際に、前に実行したスレッドと共通の命を利用するものが理想的である。理由は、命令が同一であれば利用するデータ同じである職事が高いこと。そして、命令などの状態が等しければ、朝即国際などの状態の変更が最小場となり、状態信号が変化しなければら、個082】そのために、前に発行したスレッドの命令アドレスを控えておく、そして、次に発行するスレッドの命令アドレスを控えておく、そして、次に発行するスレッドレスの令アドレスを控えておく。そして、次に発行するスレッドレスのを介すいスを比較し、同一であればスレッドを即應に発行する、アドレスが同一でない場合は、やカレッドとブラ・フィアレスが同一でない場合は、やカレッドとブラ・フィアレスが同一人比のスレッドがない場合と限り用

意したスレッドを発行する。
[0083] PMT 対式では、そのままではスレッドの
ライン間の移動によって演算ユニットの間で負荷のばら
つきが生じる。そのため、ある演算ユニットは負荷が傾 報に高く、どうしてもほかのスレッドの要求を受けられていいでは、空いた1つ の演算ユニットを有効活用するために、その演算ユニット を単一プロセッサとみなしてスレッドの実育を行う (今後、この動作を同所5MP実行モードと称する)。 こうして、PMT方式とSMP方式を通信させて、スレッドが労戦されない演算ユニットを表し限に活用する。 アライオリティーの高い別のスレッドの要求によって、 局所5MP実行モードは解除される。

【0084】スレッド発行ユニットが4つの演算ユニットで共有される場合は、局所SMP実行モードは4つの 演算ユニットを順に利用して行う。この場合、4つのス レッドが同時に動作することになるが、相互の演算ユニット間のレジスタ、データ施送は不要である。

【0085】コンテキストスイッチを高速化するため に、従来のPMT方式にあったレジスタのメモリへの侍 避の必要性をなぐす。そのために、レジスタファイルに は複数のスレッドの情報を共存させ、そのうちの1つだ けを利用する。コンテキストスイッチは、利用するレジ スタファイルのバンクを切り着えるだけで良く、即座に スレッドを切り替えることができる。

【0086】PMT方式では、スレッドに基本的には一 定方向に移動する。しかし、命令、データの共有を実現 するためには、すでに命命が保持してある演算ユニット にスレッドを移すことが望ましい。あるいは、すでに負 資の高い演算ユニットに到達したときは、負荷の払い プレンドを移動させる、スレッド移住機構を設け る。スレッド移作投討厂の手順で行う。

【0087】(1) 実行ユニットからストール要求。同 時にレジスタバンクを別のスレッドに切り替える。 【0088】(2) スレッド発行ユニットは待機してあ るスレッドを供給。

【0089】(3) データキャッシュにレジスタの内容を退避。直接二次キャッシュに対して送られる。

【0090】(4)目的のノードにスレッド情報転送。 【0091】(5)データキャッシュ階層を通って、目的のノードに近い二次キャッシュからレジスタの読み込みを行う。データキャッシュ間の転送は、後途のキャッシュコヒーレンシ機構を用いる。

[0092] なお、本発明では、負荷分散のためのスレッドの移住は基本的には不要である。待ち状態のスレッドは一定場所にとどまっていれば、いつかは他のスレッドが使用していない空いたパイプラインが流れてくるためである。

【0093】図22に、スレッド移住における動作を示す。 横軸は演算ユニットの列であり、縦軸は時間経過である。 斜線が個別のスレッドの実行を示す。

【0094】7番の演算ユニットへのスレッドの移住に よって、7番から10番の演算ユニットはメモリからレ ジスタを読み込む。11番の演算ユニットから実際のス レッドが再開される。

[0095] ブライオリティーの低いスレッドは、7番 の演算ユニットがアライオリティーの高い別のスレッド によって占有されたことを独出して、2番の演算ユニットの時点でスレッドを停止させる。3番から6番の演算 ユニットではレジスタ状態をメモリに特徴する。7番の 演算ユニットを8例のスレッドの移住が始まる。7番の 演算ユニットを8例のスレッドの移住が始まる。7番の

[0096] 一般的にサブルーチンコールでは、それまでのレジスタをスタックに保持して、リターンの直前に 退量したレジスタを読み込む媒件が必要になる、本発明 のプロセッサでは、サブルーチンコールはシジスタを開 接転送する際に、元のレジスタを改業せずに、サブルー チンコールを実行した演算ニニットのレジスタバンに 保持していなレジスタバンクを再利用して、帰り値を 赤す1つのレジスタバンクを再利用して、帰り値を 赤す1つのレジスタバンクを再利用して、帰り値を 赤す1つのレジスタバンクを再利用して、帰り値を 赤す1つのレジスタバンクを再利用して、帰り値を 赤す1つのレジスタバンクを再利用して、帰り値を 赤す1つのレジスタバンを

【0097】図20に、サブルーチンコールの動作例を示す。CALL命令がサブルーチンへの分岐、RET命令がサブルーチン終了を示す命令である。

- 【0098】CALL命令のように、元の命令アドレス に戻り、元のスタックの値を利用する処理においては、 CALL命令の位置にレジスタ値を残しておくだけで良 い。レジスタはコール先の命令にも複製されて継承され
- 【0099】RET命令の実行によって、帰り値だけが CALL命令に送られる。それ以外のレジスタは、元の レジスタの値をそのまま利用すればよい。
- 【0100】保持してあるレジスタバンクをほかのスレッドが利用するときは、前述のスレッド移住機構におけるレジスタ同期機構によって、自動的にメモリへの退避が行われる。
- 【0101】割り込みユニットやTLBは、蓄積された スレッドIDをスレッド発行ユニットに伝達し、指定さ れたスレッドを動作させることができる。
- 【0102】そして、TLBからのスレッド生起は、ペ ージフォルトなどのTLB例がによるコンテキストスイ ッチを高速化するとともに、OSカーネルサービスの並 列化を実現する。
- [0103]本発明のプロセッサは大量のスレッドを利用する。そのためには、現在歯行しているスレッドの演算能力を個が用电すがた。大量のスレッドを発行しなくてはならない。そのために、スレッドが必要なスレッド 1D、スタックなどの情報(スレッド指達体と呼ぶ)は ハードウェアで管理して、スレッドの生成によって自動的に転送する。実装としては、まとめてスレッド IDと スタックポインを格納するパッファンだけを製ける 、ッファの内容の管理はまとめてソフトウェアで行う。 [0104] スレッドを発行する場合は、スレッドバッファから空き状態のスレッド協議を要求する。スレッ
- ファから空き状態のスレッド精造体を要求する。スレッドバッファにスレッド構造体が無い場合は、現在のスタックポインタをそのまま返し、これ以上マルチスレッドで実行できないことをプログラムに通途する。
- [0105] こうして、スレッド発行命令は新規のスレッド精造体を取得する命令だけで済むようになり、スレッド発行におけるソフトウェアオーバーヘッドを削減できる。
- 【0106】(演算パイプライン)
- 【0107】本発明のプロセッサは、レジスタファイル を開接する複数の演算ユニットで共有する。4つの演算 ユニットでレジスタファイルを共有する場合は、4つの レジスタファイルと4つの演算ユニットとの間で自由に アクセスするためのクロスバ経験パスを設ける。
- 【0108】こうして、従来のPMT方式が常にすべて のレジスタの値を閉接するユニットに転送を必要とした のに対して、際接するレジスタファイルへの転送を数ク ロックに1回に即制することができる。
- 【0109】レジスタファイルには複数のスレッドの情報が混在するが、一度に送るのは1つのスレッドのさらに4分の1の内容で十分となり、実行ユニット全体で

- も、1つのスレッド分のレジスタ転送だけで良い。
- 【0110】なお、同一の命令を利用するスレッドを連続して動作させている場合は、転送する信号の変化はス レッド間のレジスタ値の違いだけとなる。この違いだけ がCMOS回路における清確電力となる。
- 【0111】本発明のプロセッサは浮動小数点演算ユニットを搭載することができるが、このユニットは整数演算に比べてレイテンシが大きくなるという特徴がある。 の間、依存関係のない別の整数演算命令を実行することで、浮動小数点演算のロイテンシを開版できる。
- [0112] 同一の命令を用いるスレッドを連続動作させる場合では、長レイテンジ演算も1つのユニットを使 地まかすことになる。この場合は、1クロックかの演算 が終了した時点で、開接する別の長レイテンジ演算ユニットと中間値を渡し、並行して演算を行う。こうして、 長レイテンジが真立
- 【0113】本発明のプロセッサは、一般的なパイプラ インプロセッサと同じく、バイプラインを停止するパイ プラインストールを発生する機能を有する。ただし、パ イプラインプロセッサと違う点は、ストールする対象が 単独のスレッドに限られ、ほとんどの種類のストールの 間に伸去性能の別のスレッドを選介となった。
- 【0114】パイプラインストールは、一般的にはある スレッドの要求する演算エーット、あるいは旅遊べ去 との演讃を影情でをなかった場合に発生する。そして、 ストール状態のスレッドは、その原因が解決された時点 で、プライオリティーの低い別のスレッドの動件を中断 するととができる
- 【0115】パイプラインストールは、すでに実行して しまった演算内容を1,2命令分キャンセルする必要が ある。たとえばロード命令に対して、ロード命令が利用 するキャッシュへのインバリッドの伝達が間に合わなか った場合、そのロード命令を繋がにする必要がある。
- [0116] 図21は、パイプラインストールの動作例である。スレッドAのEXステージの実行が失敗して、 別のEX'ステージによる繋行が必要になる。スレッド Aの特難したパイプラインスロットには、前にパイプラ インストールを起こした別のスレッドが入り込み、結果 を格納する。
- 【0117】EX'の具体的な動作は64ビット演算や 浮動小数点線質などである。 深葉自体は数クロックで終 了し、再調待ち状態となる。 スレッドEのパイアライン ストールによって、スレッドEのかわりにスレッドAが 入り込み、スレッドAの命令を終了させる。
- [0118]パイアライストールごとにスレッドを切り 替えることによって、パイアラインを同断無く動作させ ることができる。ただし、パイアラインストールが発生 した命令が、前にパイアラインストールが発生した命令 より後である場合は、パイアラインに空きが生じる。た だしその器は最大々クロックである。しかも、同一命令

を利用するスレッドを連続動作させる場合は、パイプラ インストールを起こす命令も同一である確率が高いた め、大きなペナルティーにはならない。

【0119】(ディレクトリ方式開酵キャッシュ) 【0120】大量の演算ユニットを搭載するには、それ に対応するだけのデータ販送能力が必要になる、ところ が、1つのメモリから大量のデータを供給することは不 可能である。何かの形でメモリを合能するしたは、 ところが、本発明の方式では、全ての演算ユニットから 全てのメモリを高速に参照する必要がある。そのため に、分散したメモリの間でコピーを持つ必要がある。

[0121] 分散されたメモリは、本味のメモリのコピーを自動的に指摘するキャッシュの形態を取る。このと、キャッシュ側で同じデータのコピーを持つ船合は、あるキャッシュへの書きこみを、別のキャッシュへと転送しなくてはならない。このコピー間のデータの集合性を取る機構を、キャッシュコヒーレンジ機構と呼ば、

【0122】ところが、キャッシュの数が増大すると、キャッシュの間の転送量も増大し、配線の量、遅延時間も増大する。キャッシュ間で接続されるバス信号の数を最小限度にし、かつキャッシュ間の転送スループットを確保するために、階層型キャッシュ構造を取る。

[0123] 演算ユニットには専用の一次キャッシュが 接続され、複数の一次キャッシュに付して1つの二次キャッシュが接続される。選定職の一次キャッシュへの転 送に関しては、二次キャッシュを介して転送される。一 校キャッシュと二次キャッシュの間のデーラソスの接続 はクロスゾ接続であり、転送スループットを確保する。 ただし、クロスバ接続の組みあわせは4つ程度に限定 1. 配金組織の過去を防ぐ。

【0124】本発明のプロセッサにおいては、隣接しないキャッシュ間の転送は即座には行われない。二次キャッシュにいったん格納されてから伝達される。

【0125】こで、データの書きこみを行ったスレッ 作自身が同じデータを読み込む場合を考える。キャッシュ コ間の弦送が間に合わなければ、自分自身のデータも読 かないことになる。しかし、キャッシュ間の転送はスレ ッドの進行に間に合えば良いため、多少のレイテンシの 遅れは許される。

(01261等に、二次キャッシュ間の長距離高線、大 容量の二次キャッシュは線作レイテンジが基ぐな6傾向 がある。ところが、二次キャッシェファセスをを傾向 演算ユニットの間の底道に用いれば、その距離の間のス レッドの逃行に間に合えば良いため、キャッシュ動作レ イテンシを複数できる。

【0127】異なるスレッド間では、スレッド間の同期 を行わない限りデータの即座な転送を保証する必要はない。同期を行う場合は後述する。

【0128】二次キャッシュは複数の一次キャッシュ、 そして隣接する二次キャッシュ、三次キャッシュからの 要求をすべて受理することになる。これらの転送スルー ブットは膨大なものとなり、同時に接数の要求を受理し なくてはならない。しかし、同時に接数の要求を完全に 受理できる、マルチボートのメモリ回路は規模も大き く、速度も減い傾向がある。

【①129】そのために、一次キャッシュは複数のロードストアユニットに接続する。逆に1つのロードストアユニットのは、複数の一次キャッシュをアドレスによって選択する。二次以上のキャッシュは複数のハシクに分割し、同様にアウセスするアドレスによってバンクを選択する。同時に同じバンタへのアクセスが重なった場合は、片方のアクセスを停止させる必要がある。ただし、本郷別のプロセッサのキャッシュ間のデータ伝送は、スレッドの進行に間に合えば良いため、多少の衝突による遅れは背容される。この機構によって、寝事的に多ボートのキャッシュに近いスルーブットを確保でき

る。
【(0130】データのコピーを持つ別のキャッシュを特定するためには、バススヌープ方式とディレクトリ方式
の2つの方法がある。バススヌープ方式とディレクトリ方式
の2つの方法がある。バススヌープ方式は、共有の可能
使のあるデータを表題のバスに出力し、全てのプロセッサが共存性態かどうかを判定する方式である。このパス
スヌープ方式の利益は、共有性のための外部関連が 結であること、複数のプロセッサへの同時転送が可能で
あることである。火点は、すべてのが超メモリアクセス
水メモリバスをもして、全体の窓送メループントセル
なメモリバスをはして、なべのプロセッサが自身のキャッシュをアクセスしてコピーを持つかどうかのチェックを
行う必要があるという点である。市販をれているスーパースカラ型マイクロプロセッサはバススヌープ方式を操 用することが多い。

【0131】これに対して本界明のプロセッサは、データの航送スルーフットが重要であり、かつデータの応送 相手を限定する髪がある。その次が、共有するのでは セッサを明示的に指定するディレクトリ方式を採用する。 ディレクトリ方式は、キャッシュの内部にデータの共有 相手を伸続するための内側を持つ

【0132】図23にディレクトリカ示院層キャッシュ のロードにおける等勤を示す、漢算ユニットからの一 ドの場合、一次キャッシュ内部にデータがない場合に限 り、二次キャッシュから一次キャッシュに向けてデータ を転送し、二次キャッシュな対験を急酸する。マ に二次キャッシュのデータが共有状態となっている場合 は、ディレクトリビットの示す一次キャッシュに対して 共有状態を設定する。

【0133】図24は、ディレクトリ方式層層キャッシュのストアにおける挙動である。一次キャッシュへの書きこみの際に、一次キャッシュのエントリが共有機能なっている場合は二次キャッシュに書きこみを通達する。二次キャッシュはディレクトリビットの示す共有相

手に対してのみ、直接キャッシュエントリの無効化(インバリッド)を通知する。

【0134】ディレクトリの指定により、一次キャッシュには確実にデータのコヒーがあることが判別するため、一次キャッシュのタクの比較を行る必要なく、直接書込みを行うことができる。ただし、セットアリシアティブキャッシュの場のどのパンクにデータが格納されているかを指定する必要がある。

[0135] 同し命令を利用するスレッドは、たとえア クセスするアドレスが異なっても命令間のデータの流れ は等しい場合が多い、レジスタの場合は明示的にプログ ラムで示されるが、メモリに対しても同じことが言え る。特に、スタック、ヒーアなどを利用する命令では、 アドレスは異なっても命令間のデータの流れは等しい場 合が多い。

【0136】本発明のプロセッサでは、同一スレッド内 部でのキャッシュミスを極力減らすために、たとえキャ ッシュの共有情報がなくても、ストアされたデータを可 総な限り事前にロード命令に渡す必要がある。

[0137] そのために、命令アドレスに対してデータ フロー予制情報と呼ぶ情報を設ける、データフロー予 情報がマラされた命令は、ロード、ストア命令で使用 したのデータを自動的に次のロード命令に伝達する。そ のために、データフロー予衛情報には、伝達からキャッ シュを特定する値が格納される。データフロー予衛情報 は、命令によって明示的に組み込むことも、自動的にア ロセッサが響きとひととも可能である。

[0138] データフロー予測情報は、プログラムで明 示的に記述するのが簡単だが、既存のソフトウェアとの 互換性、そして条件によってデータアドレスが動的に変 更される場合に対処するために、ハードウェアで自動的 に設定するのが望ましい。

【0139】図19に、データフロー子調情報の書き ス動作を示す。ロードストアユニット1907における、最初の命令実行でキャッシュミスを超こした命令は、キャッシュの共布状態からデータの実体の協置を知る。そして、データの実体のあるキャッシュ1904に前ので、自分の復算ニニット1906を示す値を送る。こうして、データの実体のあるキャッシュ1904に第一タクで実体のあるキャッシュ1904に命令キャッシュ1901にデータフロー子訓情報を書きてけ、

【0140】(命令キャッシュ)

[0141] 本発明のプロセッサでは、複数のスレッド が同し命令を利用し、同じ命令は同じ類サニート、デ ウタキャッシュを利用するのが望ましい、そのために は、発行されたスレッドがプログラムカウンタから命令 キャッシュの場所を物定し、自由にスレッドを移動させ ることが必要だなる。 【0142】図18は、分核によるスレッド移位の方法を示す構成図である。一次キャッシュ1803などに格 前後れた命令は、二次キャッシュ1801に格納された ディレクトリに共存状態を設定する。命令キャッシュ1 808の命令キャッシュミスか、分検命令1806による要果によって二次キャッシュ1801にアクセスした スレッドは、ディレクトリビットによって該当する命令 が構飾されている命令キャッシュ1802の位置を知 り、その命令キャッシュに向けてスレッドを移住させ

【0143】どの命令キャッシュにも命令が指納されていない場合は、スレッドの情報を勤かさずに、分岐命令 の値後、あるいはオャッシュミスを起こしたキャッシュ 1808に対してスレッドを再発行を行う。二次キャッ シュ1801あらいは対幅がモリから取得した命令は、 命令キャッシュ1808に結れて、スレッドを からネッシュと1808に結れて、スレッドを シュ1808に守てに分岐形の命令が抵納されていて、 分岐のベナルティーも発生したいて、

【0144】スレッド管理ユニット1807が、他の優先順位の高いスレッドが完備していて空きがない場合 は、やはりスレッドの移住を行う、その場合は、スレッ ド管理ユニットからの通信で、スレッドの負荷の低いス レッド管理ユニット1809を採し出し、スレッドを移 住させる。

【0145】この機構によって、同一命令を最大限に再 利用することができる。さらに、従来のPMT方式と異 なり、スレッドは命令アドレスにかかわりなく、自由に 潜糞ユニットに分配できる。

【0146】本発明のプロセッサは、厳密な分岐命令に スレッドの移住が必要であるため、分岐命令の実行の頻 発を避ける必要がある。分岐はマルチスレッドによって 暗蔵は可能であるが、スレッドの発行能力には上限があ るためである。

【0147】そのために、命令アドレスとは無関係に命令を配置する。 結構される命令の即代は、罹率的に命令 が実行されると予測される間がである。そして、予測された的核方向を示す分較予測情報をキャッシュのタグメモリに配置する。今較予測情報をキャッシュルトに送られ、外岐命令の実行結果と照合されて不一致の場合はスレッドを修止させる。

【0148】キャッシュのタグメモリに次の命令アドレスを示す値を置くことで、分岐命令の実行前に開接する命令キャッシュから命令を取得させることもできる。この機構によって、PC相対分岐だけではなく、レジスタの示すアドレスへの分岐を予測することもできる。

【0149】同時に、前述のデータフロー同期情報も命令キャッシュのタグメモリに格納する。これによって、同じ命令を利用する限りは、すべてのスレッドから1つの分齢予測 データフロー予測情報を共有することがで

きる。

【0150】図13に、水県卵の命令キャッシュにおけるタグメモリの構造を示す。命令キャッシュにはそれぞれ命令ことに数ピットの沙境予測情報、あるいはデータフロー予測情報が結結されている。発行された命令が分岐命令の場合は、分岐予測情報として側用し、発行された命令がロードストテ命令の場合は、データフロー予測情報シピント場は、実行ユーットの数から次定される、データフローユーットが目的とする実行ユニットを特定するためであ

[0151]また、外検合令の実行とは独立して次の命令キャッシュのアドレスを特定するために、次の命令アドレスをデー協力統計されている。この値によって、条件分核だけではなく、オブジェクト指向言語の仮想関数に代表される。レジスタ値への分核も干測することができる。

【0152】(仮想記憶と同期)

【0153】仮想記憶ユニットは、可能であれば全ての 演算ユニットから共有することが望ましい。理由は、複 数のプロセスが共存する場合は、要求される仮想記憶の エントリの数も増大するためである。更に、仮想記憶ユ ニットが分散した場合は、その内容のほとんどが重複す るためである。

【0154】本発明のプロセッサは、内蔵するキャッシュをすべて仮想空間で管理する。メモリへのアクセスの時だけ、物理アドレスに変換するためにグローバルTL Bを用いる。

[0155] 仮想キャッシュは、複数のプロセスが共存 するために、異なるプロセス空間のキャッシュをアクセ スしない戦情が必要になる、そのために、キャッシュの タグメモリにはプロセス I Dの情報を持たせ、キャッシ ュヒットの確認ごとにプロセス I Dの一致確認を行う。 [0156] 『データフロー回報》

【0157】一般的にマルチスレッドの同期は、あるス レッドからの書き込みをトリガにして直接別のスレッド を起動する方式がもっとも単純かつ有効である。この方 式はデータフロー方式とよばれ、プログラムモデルから 見てもっとも単純な方式である。プログラム上では、あ るアドレスへのデータライトを自動的に感知してスレッ ドを再断するように設定するだけである。

[0158] この機構の実施のために、仮郷記憶とデータキャッシュに特別を機構を設ける。仮郷記憶化は、みてドレスのライトアクセンがあった場合にスレッドを生起する情報を書き込んでおく、そのアドレスを含むデータメモリをデータキャッシュに読み込む際に、データフー参照がある情報も同時に取得する。

【0159】データキャッシュ側には共有ビットを書き 込むだけとなる。形としては、TLBのデータフロー同 期エントリとデータを共有するという形になる。これに よって、各キャッシュエントリにはデータフロー同期情 報を持たせる必要はない。前述のディレクトリ共有機構 で十分であり、TLBから二次キャッシュに向けてデー タフロー同期の開始を伝读する。

【016日】厳密なメモリ共有機構では、ある時点での 共有メモリの状態は、たのプロセッサから見ても同じせい 有ることが要求される。ところが、この経密など出り 有は、キャッシュの搭載や、メモリの陽層分割によって 現実には不可能になりつつかる。そのため、近年ではプ ロセッサの仕様の方を変更し、同時舎前後のデータ クセスの順序だけを維持するように定義を変えた。プロ セッサの仕様の上の エカモルーズコンジステンシと呼ぶ。

[0161]本発明のプロセッサでは、同期命令は他の 流出ニュートからのデークの書きこみを持ち、すべて到 達した時点でスレッドを再明する。ところが、遊配離の 演算ユニットには網師信号が即座に届かないため、同期 命令までに実行されたストアかどうかの判定は鼓音には 不可能である。

【0162】そのために、同期命令における「同時」の 定義を変更する。たとえ実時間では彼に実行されたスト ア命令も、同期命令の再開までに伝達が間に合った場合 には時勢的に前だとみなす。

【0163】そして、同期とは、PMTバイブラインを一周四分符ち合かせて、他のスレッドの、「同時」の時以前に実行された全てのストアを受難するまでやっこととする。これによって、単体のスレッドの場合と同じく、全てのスレッドのデーク転送はスレッドの寿動に間に合えば良い、パイプラインが一周した時度でスレッドを再開させるが、その時点では同期命令「以前」の全てのストアは実行され、再開地点以降のデータキャッシュに格勢されている

[0166]さらに、従来のプロセッサと異なり、SY NC命令で他のスレッドを止める必要はなく、SYNC 命令の伝達もスレッドと同じ速度で伝達すれば十分であ ス 【0167】図26に、ソフトウェアモデルから見た同期の動作について示す。スレッドAのSYNC命令の前に実行されたスレッドBのStoreAは、仮想時間では前に実行されたSYNC命令のさらに前に行われているため、スレッドAから読み込むことができる。

【0168】スレッド間の同期は、同期変数へのアクセスに対して、明示的にOSのソフトウェアによるスケジューラを把動して管理することが多い。しかし、前述のデータフロー同期機構を自動的に利用すれば最も高速である。

【0169】具体的には、あるデータをロードする同期 命令の実行によって、デークフロー同期ユニットにその スレッドの状態とロードアドレスを転送する。スレッド はその時点でスリーアする。データのストアはデータフ ロー同期ユニットとディレクトリ方式キャッシュコヒー レンシによって判定されて、待ち状態のスレッドを直接 起こすことができる。

【0170】(パケット制御信号)

【0171】既存のスーパースカラ、VLIW方式に代表される命令レベル方式では、信号は可能な限り遠く伝達することを要される。ところが、回路規模が大きくなるとそれは現実的には不可能になる。理由は主に3つある。まず、禁細化が進むと、記様返掘の比率が大きくなる。となら四路間の配線が 掲売的に増大する。さらに、周波数が高くなると、閉接する配線間のクロストークをグラウンドバウンスが同盟となる。 前者の対処としては、記線を埋縮するか、配線間の節型を大きくとりシールドする必要が出てくる。後着の対処には、電源面接を記録に対して最適化して、電流リーブの大きさき最小限にする必要がある。

【0172】それに対して、PMT方式は、隣接するユニットを除き、朝御信号の広遠は多少の遅れが許される。ということは、長距離の信号伝遠に使用される信号線を、複数の信号が共有することができる。こうして、長距離の配線の本数を最小環にする。

【0173】更に、長距糠の配線は一気に送ってしまうのではなく、中継する回路で受け止めてシフトレジスタ のに順に送ることができる。こうして、1クロックの間で伝送するのはルーター回の距離だけで活み、側側低号が動作測波数の向上を阻害することは無くなる。中継のためのルーターやラッチの規模が大きくなるという欠点はあるが、それは半場体のプロセスの向上の思恵をそのまま受けることが出来て、相対的な影響は少なくなる。(0174】個々の配線を影小線の長そにして、信号伝送の多少の選れを容容することにより、その配線のドライブを行うトランジスタの駆動電流を不明に上げる必要がなくなり、信号の高間波成分の始加を側側することができる。これはグロストークやグランドパウンスなどの抑制につながり、これらの対策に必要な回路の増加を関いてながり、これらの対策に必要な回路の増加を防ぐことできる。

【0175】遅延時間に関しては、PMT方式の隣接ユニット以外の転送レイテンシを許容する特性によって問題にならなくなる。こうして、並列度を維持し、回路規模を最小限に維持しながら周波数性能の向上を可能にす

【0176】パケット朝御信号は、データ転送などの目 的ではアドレス、データとともに送される。すなわち、 アドレス、データを転送するがケットは、アドレスが ス、データバスの空きをスレッドバッファで待ち合わせ ることになる。これによって、各バスのアービトレーションはパケットルーターが一括して処理することができる。

[0177] 本発明のプロセッ対は、命令キャッシュ、 演算ユニット、外部インターフェースなどのユニットご とにパケットルーターを簡所に配置し、遠距離の制御信 号の伝達の中報を行う。パケットルーターには、複数の パケットルーターと送受信を行うためのバスを持ち、必 要に応じてデータバスなどの補助的なバスを並行して設 ける。

【0178】個ペのパケットルーターは一意の番号を割り振られる。番号はスレッドの進行方向にあわせて昇順 に割り振られ、付随するバス信号、伝達先のユニットに よって一覧にルーティングの方法も決定される。

(10179]このパケット制御信号によって、開始する ユニットを除く金でのユニットへの制御が行われる。 (0180]本発明のプロセッサにおけるパケットは、 到達予度時間の情報をパケット情報に全む。この時間と パケットルーターの持つタイミングカウンタを照合する ことにより、パケットが予定道り伝達されているかどう かを物質する。

【0181】パケットが遅滞している場合は、並行して 走るスレッドに対して即墜にパイプラインストールを要 求して、スレッドを止める。パケット遅延の例外処理を 発行して、OSレベルのソフトウェアが対処を行ってス レッドを再開させる。

[0182]本祭門のプロセッサは、各ユニットの内部 状態を全ての演算ユニットから監視、改変することを可 能にする。そのためた、演算ユニットからの要求を ットに変換し、パケットルーターを利用して順次伝達す る。伝達先のユニットは、内部状態を含んだパケットを 送信元の演算ユニットに伝達する。なお、ロードのため のレイテンシは無論マルチスレッドで隠蔽される。

【0183】(プロセッサ間通信)

[0184]本祭明のプロセッサを複数利用する際に、 本発明の内部の演算ユニットと同じよう。プロセッサ をリング状に連結すれば、プロセッサ間転送スループッ トを最大にすることができる。これによって、1つのス レッドは複数のプロセッサにわたって展開することがで きる。データ共有の利点を最大限に生かすことがで きる。

- [0] 85] だが、本界別のプロセッサの外部と同じく、データの航送にはバイプラインの開接販送だけではなく、新門線販送と対えられる。リング方式航送の欠点は遠距離に伝送するのが難しいという点である。そのために、遠距離の第第ユニット間同士でショートカットパス・通道することは、全体の航送速度を大きく向上させる。
- 【0186】このようを転送はレイテンシ時間が増大するものであるが、複数のプロセナッ間での間配はれたし の間のパイプライシをでき返過する時間で行われれば良いため、数十クロック以上のレイテンシが許される。こ のため、プロセッサ外の低速インターフェースには最適である。こ である。
- [0187] 本発明のプロセッサでは訓練信号をパケット化しているため、同じ制飾信号を複数のプロセッサに 分配できる、ユーットを指定するための観別コードを拡 張し、全てのプロセッサを一意に表現することで、マル チプロセッサに向けて自由に制御信号パケットを伝送で きる。
- るの。 【0188】本発明のプロセッサを複数利用する際には、個々のプロセッサに個別にメモリを接続する。各プロセッサがデータの実体の場所を特定するために、個々のプロセッサがデータの実体の場所を特定するために、個々想記憶のエントリはそれぞれコピーを持つことになり、キャッシュと同じ共有完理を行うことになる。そのために、仮想記憶には共有状態を示すビットを設ける、大力ンチルは常にメモリに接続された仮想記憶とな
- 【0189】仮想記憶の改変の際には、キャッシュのフラッシュと同時に、他の仮想記憶に改変を直接伝達する。改変を伝達された仮想記憶は、共有状態に応じてそれぞれキャッシュのフラッシュを実行する。
- [0190]本発明のプロセッサ同士で、データの共有 がある場合は、仮想配徳のページ単位でデータの共有信 額を設定する。キャッシュラインごとのピットを持つこ とができないため、ページ全体が共有状態の場合はその 都度内部キャッシュのタグにアクセスして確認する必要 がある。
- [019]まず、プロセッサから外部にロードストア 要求を行うケースについて述べる。まず、ロード命令で は、キャッシュにエントリがない場合。あるいはTLB に対して共有状態が指定されている場合は、TLBを介 レてプロセッサ外部からデータを繋付きる。TLBで クセスを行い、ローカルメモリではなく外部のメモリと データを共有している場合は、プロセッサ外部にリード 要求を批す。
- 【0192】ストア命令では、二次キャッシュにTLB への共有形態が設定されていることにより、TLBへの アクセスを行う。共有状態に設定されている場合は、デ ータのコピーの無効化 (インバリッド) を通達する。

- [0193]次に、プロセッサ外部からロード要求を受 埋止た場合について述べる。受理した仮想アドレスに対 して内部のTLBへのアクセスを行う、内部キャッシュ で共有状態に設定されている場合は、内部のキャッシュ に放射アドレスでアクセスして、プロセッサ外部にデー 夕を伝動する。
- 【0194】次に、プロセッサ外部からインバリッド要 寒を受理した場合も、同様に受理した仮想アドレスに対 して内緒のプしBRのアクセスを行う、内部キャッシュ で共有状態に設定されている場合は、内部のキャッシュ に仮想アドレスでアクセスして、内部キャッシュにイン バリッドを代答する。
- 【0195】なお、TLBのエントリがない場合は、O Sによる仮想記憶処理を行う。

【実施例】

【0196】(第一実施例)

- 【0197】図1に、本発明の第一実施例を示す。10 1は本発明のプロセッサである。
- 【0198】命令発行ユニット102は、スレッド発行 ユニット103、命令キャッシュ104を内蔵する。ス レッド発行ユニット103は、命令キャッシュ104に プログラムポインタ値を伝達して、実行ユニット105 に実行すべき命令を伝送する。
- 【0199】実行ユニット105は、4つの共有レジス クファイル106と、4つの16ビット演算ユニット1 107と、複数の特殊演算ユニット108から構成され る、共有レジスタファイル106と16ビット演算ユニット107、および特殊演算ユニット108は、オペラ レドロエがびて相互に接続されている。ストッドの レジスタ値などの状態は全て、開発する実行ユニット1 05に伝送される。ただし、後来のPMT方式と変 り、1つのスレッドの状態は4クロックで転送される。 未端に実施した状態は、ストッド状態信号132によっ で髪初の実行ユニットに伝送される。実行ユニットの のスレッド生成、分岐発行は、外岐飛行時間信号10 9、134によってスレッド発行ユニット103に伝達 される。
- 【0200】一次データキャッシュ111は8つ指数さ れ、そのうちのイが1つの実行ニコット105に接続 されている。接続にはクロスパバスが使用され、同時に 4つの一次データキャッシュへの任意のアクセスを可能 にしている。ただし、同じデータキャッシュへの程象の アクセスがから合った場合には、1つのアクセスだけを 行い、他のアクセスを行ったスリッドをストールを生 る。なお、従来のPMT方式と異なり、4つの一次キャッシュはアドレス値によって物定でき、1つのスレッド からすべてのパンケに自由にアクセスできる。
- 【0201】4つの一次データキャッシュ111~11 4は、1つのアクセスバッファ115に接続され、隣接 するライトバッファと、やはり隣接する二次キャッシュ

116へのデータのやり取りを行う。

[0202] 二次キャッシュ116は、2つの一次キャッシュからのアクセスバッファ115、131と、TL Bなどのに接続されたアクセスバッファ117から要求 を受理する。二次キャッシュユニット116は一次キャッシュと異なり、命令もデータも格納する。そして、二 次キャッシュも複数の要求を受理するために複数のパン クにかけられて、

【0203】アクセスバッファ117は、二次キャッシュ116からの要求によって外部とのアクセスを行う際に、データのバッファリングを行う。

[0204] 新規スレッド発行ユニット127は、割り 込み信号126の入力に応じて、内部定乱と持機が 能のスレッドを発行する。あるいは、実行ユニット10 5からの直接のスレッド生成要求によってスレッドを発 行する。そのために、スレッド発行ユニット127は、 スレッド発行ユニット103に向けてスレッド発行制御 信号133を出力する。

【0205】グローバルTLB120は、仮想アドレス 信号の物理アドレスに変換し、物理アドレスをローカル メモリインターフェース122に伝送する。外部バスは 基本的には仮想アドレスであることに注意。

【0206】ローカルメモリインターフェース122 は、グローバルTLB120からの要求に応じて、ロー カルメモリバス信号123を通じて外部メモリとのデー タアクセスを行う。I/Oもローカルメモリインターフェース122によってアクセスできる。

【0207】共有バスインターフェース124は、共有 バス信号125を選じて他のプロセッサに対してデータ を送受情でも、共非バス信号125かを受理されたロー カルメモリアクセス要求に対して、グローバルTLB1 20でプロセッサ内部でデータを共有しているかどうか の料をお行う。

【0208】(第二実施例)

【0209】図5に、本発明の第二の実施例の模式図を 示す

[0210]501は本売明の第二の実施制のプロセッ すである。命令発行ユニット102と、実行ユニット1 05と、4つの一次キャッシュ111、二次キャッシュ 116は開接して配置される。この組が全体に8つ配置 されることで、この第二実施例のプロセッサは32のス レッドを同時に動作させることができる。本発明のプロ セッサには、ユニットの搭載数に上限なない。

[0211] この第二実施制の個々のユニットは、本発 門の第一の実施例に指載されているユニットと記とんど 共通であり、ユニットの組み合わせがだけが頻定を。 [0212] 前段プロセッサ接続インターフェース50 2は、別のプロセッサからのデータ転送を受理する。実 アドレスで要求されたアクセスを、TLB120を用い て内部のキャッシェ、ローカルメモリで実有されている かどうかを判定する。

[0213] IPユニット504はソフトウェアよりも ハードウェアの方が効率が終い処理を行うためのユニットである。これらはそれぞれ演算ユニットの近傍に配置 される。演算ユニットはIPユニットの出力データをソ フトウェアで即座に整形するため、IPとプロセッサ間 の転送が必身体別になる。

【0214】2つのローカルメモリインターフェース1 22は、二次キャッシュからのメモリアクセス要求を受理して同時にメモリとのアクセスを行う。アクセスの前にはグローバル下LB120を利用して物理アドレスへの変換を行う。

【0215】 I/Oバスインターフェース510はプロ セッサに直接接続されたローカルな I/Oへのインター フェースである。

【0216】新規スレッド発行ユニット127は、スレッド発行命令の要求に応じてスレッド発行を行うととも
に、割り込み信号126、ソフトウェア例外などの要求
に応じて休暇状態のスレッドを生起する。

【0217】この実施例のプロセッサは、通常のマルチ スレッドプログラムを利用して、浮動小数点命令を含め で3つ途列動枠を可能にしながら、頻繁的には単一プロ セッサの8倍強の素子数で実現できる。個々のキャッシュは/容量だが、全てのギャッシュの内容を全てのスレッドから共有することができるので、個々のスレッドが 1つの高速大容量ギャッシュを持つのに等しい。

【0218】(命令発行ユニット)

【0219】図6は、命令発行ユニット102の内部構造の模式図である。

【0220】パケットルーター601は、スレッドを制御する制御パケット信号603を受理し、このスレッド発行ユニットで受理可能であるかを判定する。

【0221】制御がケット局等の内容がスレッドの受理の場合は、アライサリテー連派エニット604でエニット604で開発を の場合は、アライサリテー連派エニット604で105年間 網の場合は命令キャッシュの削りエット605に制御信 場合は、命令ローカル下1. Bユニット607に開御信号 を伝達する。さらに、スレッド移住の要求である場合 は、スレッド移住ニット620に開御信号を伝達す は、スレッド移住ニット620に開御信号を伝達す

【0222】待ち状態スレッドが一杯などの理由でパケット制御を受理できない場合は、別の隣接するパケットルーターに、制御パケット信号619を通じて伝送する。

【0223】プライオリティー選択ユニット604は、 待ち状曜スレッドバッファ618の中から、実行可能状 態でかつ最もプライオリティー値の高いスレッドを1つ 選択する。ただし、キャッシュミスなどで実行できない 状態のスレッドは選択されない。このプライオリティー 選択ユニット604は、待ち状態のスレッドの数に対して振遊的に規則を増大させるため、待ち状態スレッドバッファ618の数を増やしずぎないことが求めるたるそのために、パケットルータ602では、待ち状態のスレッドを1つのスレッド発行ユニットに集中させない刺

[0224]本実施例では、命令キャッシュだけは物理 空間キャッシュとする。異なるプロセス空間に属する命 を支其有するがのする。命令キャッシュはキャッシュ 制御ユニット605、キャッシュタグメモリ606、命 令TLB607、キャッシュデータメモリ608で構成 される。

[0225] キャッシュ刺刺ニーット605は、スレッドごとの命令キャッシュ刺刺ニアクモスを実行し、パケットルクー602を介して要求される命令キャッシュへの直接アクセスを実行する。さらに、パケットルーター602からのグローバルTLBの改変によるTLB607のエントリの無効化を行うことができる。

【0226】キャッシュタグメモリ606には、全ての 物理アドレスが格納され、さらに、分岐予測、データフ ロー予測情報が格納される。

【0227】スレッド状態制制ユニット609は、キャッシュのとットチェックを行う。命令TLB607によって変換された物理プドレスと、命令キャッシュタグ6606の結果が一致すれば、キャッシュはとットしたことになる。その場合は、4つ炒の命令を命令メモリ616から数得して命令順序アライナ614に伝達して実行可能を状態にしておく、

【0228】スレッド状態開樹ユニット609は、前の 命令発行ユニットの出したスレッド状態信号608を受 理する。前のスレッドより6待ら状態のプライオリティ 一が高い場合は、無条件でスレッドを発行する。前のス レッドがない場合は、無条件でスレッドを発行する。前のス レッドがない場合は、前に実行した命令と同じるかい。 優先して発行する。命令アドレスが一致しい場合は、 キャッシュから返得しておいた命令を発行する。発行し たスレッドの状態は、開始する命令発行ユニットにスレ ッド状態信号615で伝達される。

【0229】命令順序アライナ614は、蓄積された4 つのスレッドのそれぞれ4つの命令を、1クロックづつ ずらして出力する。命令の種類によって配置を変えるよ うなことはしない。

[0230] スレッド状態制製ニニット609は、内部 に格納された現在のスリドのPCと、新規に発行され るスレッドのPCを比較し、一数するようならば、命令 順序アライナ614に蓄積された命令の再利用を要求す る。こうして、スレッドは同一の優先限である限り、 同と命令を使用するものが優先的に実行される。

【0231】スレッド移住制御ユニット620は、演算 ユニットで発生した分岐、スレッド発行を示す分岐要求 信号613を受理する。目身の命令キャッシュに結約されていない場合は、パケットルーター602からキャッシュの要求を行う。他に命命をすでにキャッシュした命令発行エニットがあれば、スレッドの移住を行うためにスレッド状態をパケットルーター602に伝送する。【0232】命令パス信号617には、二次キャッシュ116からリプレースされる命令が送られる。取得した命令は、命令キャッシュのデータメモリ616に信約される。取得した命令は、スレッドが空き次第即駆逐発行れる。取得した命令は、スレッドが空き次第即駆逐発行れる。取得した命令は、スレッドが空き次第即駆逐発行

[0233]命令メモリは、命令アドレスと独立した命令を順に結前することができる。そのため、予測された 特拠先を含めた命令の動作順に結合される。この機構を 実現するために、命令キャッシュタグメモリ606はす べてのアドレスピットを含み、キャッシュヒット時にす べてのアドレスした戦を行う。

される。

【0034】この機構を使用すると、同じ命令を使用 し、同し分検方肺を採択するスレッドは、命令キャッシ よに常にセットすることになり、命令リアレース時間だ けでなく、分検ベナルティー時間する削減することがで きる。この機構は、同一の動作をする大量のスレッドで 勝大の効果を発置する。

[0235] なお、この分除予測がゆ中したかどうかを 確認するために、命令TAGメモリには予想される分岐 方向のビットを持たせる、レジスタ内容への分岐につい ては命令キャッシュタグメモリ606から影行された次 の命令アドレスを使用する。命令キャッシュのインデックスは、直前の命令キャッシュのインデックスは、直前の命令キャッシュのインデックスを常に 使用する。インデックスが直の集日は、スレッド発行時、 命令キャッシュミスとット時にのか行われる。

[0236] 同一の構造のストッドでは、スレッド内部で同じ命令間でデークの受け渡しが行われる場合が多い、ただし、すべてのスレッドで同じアドレスを利用してデータを受け渡す場合もあれば、レジスタに対する相対ドドレスを使用する場合もある。スタック、ヒーブを用いる一般的安場をは、ボークキャンシュ間の電影が必要になる。[0237] そのために、命令間でデークが要なるという予測ビットを設ける。デークフロー予測ビットは、その命令が書き込んだデータアドレスを、自動的に別のラインに送ることを可能にする。

【0238】データフロー予測ビットには、バリッドビットとともに、送り先の演算ユニットを示す「ライン番号」を格納しておく。データのアドレスではないことに注意する。

【0239】 データキャッシュミスで、データの実体を 検索する際にやってきたパケットは、一次データキャッ シュのヒットを検出することで、一次データキャッシュ に関接する命令キャッシュに向かってデータフロー予測 ビットを書き込んでいく。そのために、データキャッシ ュミスパケットには、データキャッシュミスの発生した 演算ユニットの識別番号が伝達される。

【0240】なお、1つのライト命令に対して、複数の リード命令が同じデータを参照する場合は、リード命令 同士の転送となる。そのために、データフロー予測ビッ トはロード命令にも必要になる。

【0241】分岐命令とロードストア命令は同時に利用 されないため、データフロー予測ビットと分岐予測ビッ トは共用され、命令デコード結果によって使い分けられ

20 2 (2) スレッド間で共有するデータが多い場合 は、PMT方式が優れる。それに対して、自身のスレッ ド内部の確認量が大きく、スレッド間で共有するデータ が少ない場合は、SMP方式が優れる。これらの双方の 長所を取り入れるために、SMP実行モードを設ける。

[0243] SMP実行モードは開接する命令発行ユニット102の貴荷が高く、データキャッシュのトランザクションの負荷が高い場合に、同じスレッド発行ユニットで連続して1つのスレッドを管理するモードである。本発明の実施所では、1つのスレッド発行ユニットで4つのスレッドを動作できる。

【0244】SMP実行モードでは、スレッド状態を開接する命令発行ユニット102に伝達せず、次のPCアドレスを自身のキャッシュ制御ユニット605は、キャッシュが自命を取得して、命令順序アライナ614に送る・(0245)他の演算ユニット、キャッシュとのキャッシュコヒーレンシペ両側頭は、PMTモードと同じ帰聞キャッシュコヒーレンシペ両では、SMPモードでは開層キャッシュの共有メモリアルチアリアロセッサそのものとして観ります。

能する。 【0246】(海第ユニット)

【0247】図7は、4並列実行ユニット105の内部 構造を示す様式図である。

【0248】命令デコードエニット703は、命令発行 ユニットから送られた命令727をデコードし、各演賞 ユニットを制計する。同時に、4つのプログラムカウン タをインクリメントする。分岐命令が実行された場合 は、演算ユニットで第出された分岐後のプログラムカウ ンタを利用する。更新されたプログラムカウンクは、隣 接する命令デコードユニットに伝達される。

【0249】双方の実施例では、実行ユニット内部には、レジスタファイルは704を4つ搭載している。1つのレジスタファイルは4つの演算ユニットで共有される。そして同時に1つの演算ユニットに対してのみレジスタを供給する。

【0250】レジスタファイル704は、コンテキスト スイッチに対応するために4つのバンクを持つ。そし て、レジスタファイル704は、隣接レジスタ転送を4 クロックで完了する。そのため、一般的なRISCプロセッサと同じ3つのリードボートと、開教販法別の2つ いシジスタリードライトの機能を持つ、現在実行中のスレッドが3つのリードボートを利用している間、さらに2つのレジスタを出力し、開教する4並列実行ユニット105年職並する。そして、開教する4並列実行ユニット105中部の、レジスタファイル704のうちの利用されていないパンクが、2つのレジスタの値を受け取って書きこむ。

【0251】こうして、レジスタファイル704は、現 行のスーパースカラブロセッサよりも少ないボート数で 実現でき、アクセスのための遅延時間を増加させないで 済む。

[0252]オペランドクロスバスイッチ706は、4 つのレジスタファイル704の値を、それぞれの演算ユニットに分配する。3つのオペランドを持つレジスタを 4組分配する。受理する演算ユニット側には4入力のセレクタが3つ配置される。

[025] 演算ユニットで算出された演算結果は、即 座にレジスタファイルア04に伝達することはない、演 結果フォワーディングア17を利用して結果を利用す る演算ユニットに伝達する。そして、レジスタファイル 704への書き戻しは、オペランドショートカット信号 722によって開接する演算ユニット105のレジスタ ファイルに伝達される。

【0254】整数演算ユニット708は、フラグ判定、 16ビットの範囲内での資務、シフト演算、分岐アドレ ス生成などを行う。4並列実行ユニット105内部に4 つ配置され、それぞれが独自にスレッドの命令実行を行う。

【0255】この整数演算ユニットは16ビット程度の 加算器、シフタ、そして16ビットを超えた演算が行わ れたことを感知する回路で構成される。これは演算ライ ンごとに実装される。

[0256] 16ゼットを親える桁の変更が発生する演算は、パイプラインをストールして、共有64ビット演算ユニット710を利用して専門賞を行う。64ビット演算ユニットは16ビットの4倍以上の回路が必要になるかめ、16ビット落算ユニットとオーバーフローが出回路の組み合わせを利用し、それを4つ指載して代用しても全体の演算ユニット数、回路規模あたりの性能を増やすと比ができる

[0257] この方法が全体の性能をかえって向上させることができるのは、本発明の方式がマルチスレッドに よって十分な差別処理を行うことができるという前提に よる、VLIW方式などの命令レベルを押では、差列動 作可能な命令が連列度より少ない場合が多く、このよう なベナルティーは絶対に終されない。

【0258】分岐ユニット721は分岐予測の判定と、 分岐の発行、およびスレッドの発行制御を行う。ただ

- し、分幌アドレスを賃出するのは整数策算ユニット71 8による。実際の分岐は4金令に1回程度の頻度で実行 される傾向が強いので、4つのスレッドで共有される。 [0259]分岐ユニット721は、分岐予測情報との 照合を行い、一致した場合は自身のアドレス情報だけを 更新する。分岐予測財政立の場合は、スレッド発行ユニットに分岐要求を伝達すると同時に、別の待ち状態のス レッドに切り替える。コンテモストスイッチは即産に行 カル、実行ユニットの待ち期間なない。
- 【0260】基本的に、分岐後の処理は直後の実行ユニットで実行される。分岐予測が的中する場合は、自動的に分岐後の命令が次の実行ユニットに伝送される。
- [0261] ただし、キャッシュスの場合は、キャッシュの共有状態を確認することで、すでに命令が指約されている実行ユニットを検索する。 死見された場合は、その実行ユニットにスレッドを移住させる。 基本的にスレッドの形柱には全てのレジスタファイルの転送が必要となる。 ただし、データのほうはデータキャッシュコヒーレンシ級構併が目動的に動くので必要はない。
- 【0262】関数からのリターンの場合は、スレッドを 呼び出し元の実行ユニットに移住させる。 ただし、渡す レジスタは1つの返り値のみである。 スタックの退避、 復帰は自動的に行われるのでを選は必要ない。
- 【0263】SMPモードは、直後の演算ユニットで待ちあわせているスレッドのブライオリティーが高く、さらに後続のスレッドの負荷が低い場合に発生する。 空い が溜箕ユニットを有効に利用するための手段である。
- 【0264】レジスタ同期ユニット723は、レジスタ 内容の隣接ユニットへの転送と、スレッドの移住のため のメモリへの自動競み書きを行う。
- 【0265】スレッドの移住は、1つのバンクのレジス タの内容をそっくり他のスレッドに入れ替える作業であ る。実施例1のプロセッサにおいて、スレッド移住には 合計4クロックを要する。
- [0266] スレッドの存住には、スモリを介してレジ スタの健生伝達する、スタッの北インタから利用でき メモリアドレスを演算ユニット708で算出し、現在の レジスクをロードストアユニット713に送る。新規の スレッドに対しても、スタッタボインタからアドレスを 第出し、ロードストアユニット713から新規のレジス グセットを読み込む、レジスタ過避の際には、ロードストアユニット713のアドレスバスもデータ転送に利用 する、同時に4つのスレッド移住を行うため、8つのレ ジスクを同時に能量する能力をある。
- 【0267]浮動小数点加算ユニットア19、浮動小数 点乗算ユニットア12は、整数演算ユニットと異なり、 精度炉常に一定さかり、動作が組かく決定されているの で、信精度の演算ユニットの機能のすべてを実装する必 要がある。ただし、浮動小数点命令の出現現底を考慮し て、1つの実行ユニット108ごとに、浮動小数点加算

- ユニット719と、乗算と加算を同時に行う浮動小数点 乗算ユニット712が1つづつ配置される。
- 【0268】なお、これらのレイテンシの長い演算は、 複数のスレッドが同時に利用する。 演算中は、これらの 共有演算ユニットの内部にスレッドの情報が格納され、 結果の値とともに業数演算ユニットに伝達される。
- をはかり返して登年金級がデータートにかった。 「0269」除算ユニットア18は、除算、平予限など の、時間のかかり、かつ出現態度の低い浮動小変点演算 を行う、除算、平力技力で演出まと及でり、現実が 規模でパイプライン化して高速化する手段はない、その ため、1つの演算あたり数クロックのスループット時間 が必要になる。そして、1つの除算ユニットア18は、 除資金令の出現現度を考慮して、4つのスレッドで共有 われる。
- 【0270】ロードストアユニット713は、4つのロードストア命令の実行を同時に行い、8ワード分の応送能力を持つ、4つの演算ユニット705からの要求を受理してロードストアを行うとともに、待ち状態のスレッドのロードを実行する機能を持つ。
- 【0271】バイト単位の転送をワードに符号に応じて 拡張する操作、あるいはその逆もこのユニットで行われ る。
- 【0272】ロードストアユニット713には、4つの データキャッシュが接続され、アクセスを行うアドレス たよって強いが行ち、データのアクセスは、同時にな のユニットのアクセスを可能にする。そのために、4つ のアドレス、データバスを互いにクロスバ接続する。 [0273] 同じ一次キャッシュへのアクセスがからあ った場合は、優先度の低いスレッドを停止して、ロード の架行を持つ、キャッシュミスの開発ら同様である。
- の実行を持つ。キャッシュミスの場合も同様である。 【0274】ロードの衝突、キャッシュミスによるスレッドの停止の場合には、停止したスレッドの代わりに、 前に停止してロードの終了したスレッドを再開する。 【0275】なお、前にロード、あるいはストアしたデ
- 一夕と、同じアドレスを利用するロード命令が直接に存在する場合は、データキャッシュへのアクセスを行わず に、同じデータを渡す。運常のプロセッサのライトバッファと異なり、後す対象は同一スレッドでなくても良い。この機構にりよって、同一の命令を利用するスレッドの場合がありまった。
- 【0276】 瀬野森県フォワーディングユニットア17 は、実行ユニット105内部の演算ユニット間のデータ 受け渡しを行う、同時に、長時間演算ユニットを利用 する必要のある命令では、閉接する実行ユニット105 に途中経過のレジスタ値を渡す。この機能によって、除 資などの時間のかわる命令をパブライン動作をせるこ とができる。同一の除算などの命令を利用するスレッド が連続する場合のスループット性能を高わるためであ

【0277】 (データキャッシュユニット)

【0278】本発明のプロセッサは、データキャッシュ のスループット確保、遠距離の一次キャッシュ間の転送 のために、階層キャッシュ構造を取る。さらに、スレッ ド間の仮想記憶機構の共有のために、データキャッシュ は基本的に死程アドレスとしている。

【0279】データキャッシュは大きなスループットを要求されたが、無値的に強弱の要求を受明する構造とする。そして、年中ャシュ内部のデクの共存管理のために、ディレクトリカ式はデータアクセスのレイテンシに劣るが、複数のキャッシュの要求に対応しやすい方式である。ディレクトリカ式の評場については、支戴1のP67つからの部分を開発については、支戴1のP67つからの部分を開発を知りたっている。

[0280]文献1:Computer Archit echture a Quantitative Ap proach Second Edition

著者: John L Hennessy、 David A Patterson

出版社:Morgan Kaufmann Publi shers, Inc.

【0281】図8に、本発明の第一の実施例における一次データキャッシュ111、二次キャッシュ116の接続関係様式図を示す。

【0282】4並列実行ユニット105には、一次データキャッシュ111が4つ接続される。4つの一次データキャッシュ111は、すべてが1つの二次キャッシュ116に接続される。なお、二次キャッシュはデータ、命令の双方を検納する。

【0283】803は一次データキャッシュのタグである。806は、二次キャッシュのタグである。

【0284】データキャッシュは仮想アドレス空間を利 用し、複数のプロセスが混在するため、異なったプロセ ス空間のエントリが混在する。そのため、タグメモリ内 部にはプロセス空間のIDが配置され、一致比較の時に アドレスとともに比較される。さらに、タグメモリ内部 には末有先を特定する共有ビットを有する。

【0285】一次データキャッシュ111、二次キャッシュ116は、アドレスの下位で分削したバンクを持い、開接する転送は同時に、そして、連続するアドレスは複数のキャッシュバンクが同時にアクセスさせることを可能にする。二次キャッシュタグメモリ806、二次キャッシュデータメモリバンク807も、アドレスに対して分割され、複数のアクセスを同時に受理する。

【0286】データキャッシュ制御ユニット802は、キャッシュミスの場合に適切なキャッシュからデータを要求する、さらに、データ販送の要求に応じて、適切なキャッシュにデータを転送する。さらに、内部のキャッシュの共有技術を管理する。

【0287】実行ユニット105が一次データキャッシ

ュ111への競み込みを行うケースについて説明する。
一次キャッシュデータメモリ804からデータを読み込むと同時に、一次キャッシュゲメモリ805次モリるのと対して
アクセスを行う。一般的なキャッシュと同じく、タグメモリの飲み出し内容が要求されたアドレスと一致しない
場合、あるいはそのエントリが振力となっている場合、
データキャッシュミスとする。その場合、スレッドに対してストトルを要求し、二次キャッシュ116からデータを要求する。

(2028) 実行ユニット105が一次データキャッシュ111人の書きこみを行うケースについては、まずー ボキャッシュクグメモリ803がけた対してアクセスを 行う。アドレスが一致してかつ、該当するデータが共有 状態に指定されている場合は、二次キャッシュ116に 対してインバリッド要求を発行する。

【0289】一次データキャッシュタグ803には、2 ビットの共有情報を含む、開接する一次キャッシュへの 共有状態と、それ以外のキャッシュとの共有状態であ る。

0.990] アクセスバッファ115は、一次データキャッシュ111から二次キャッシュ111かに次キャッシュ116へのアクセス
が不可能である場合に、アクセス情報をおびスレッドの情報を蓄積する。あるいは、二次キャッシュ116から一次キャッシュ111へのインバリッド伝達の蓄積にも

【0291】アクセスパッファ115は、一次キャッシュ11からの隣接転送要求を受理し、二次キャッシュ 116を通さずに隣接するアクセスパッファ131にデータを送信することも行う。

【0292】同時に、アクセスバッファ117からデータを受理して、二次キャッシュ116内部の共有状態を 脚べる。共有状態であれば、データを格納するか、該当 する一次キャッシュ111に伝送する。

【0293】二次キャッシュ116は、一次キャッシュ 111からのキャッシュアクセスを受理するとともに、 解接する二次キャッシュ、きらにズモリインターフェー ス、あるいは実施例には存在しないが三次キャッシュか らの要求を受け、適切な相手にアクセス要求等を送出す る。

10294】を払、未発明のアロセッサでは、データの 転送やインバリッドの伝達は、スレッドの伝達速度に開 に含えば十分である。SMP力式と異なり、簡単ルス間 の転送レイテンシは波算エニットの軽動率とはほとんど 関係がない、そして、インバリッドに強っ方向も、然に一 定であり、転送スループットの環保も可能になる。 【0295】図14に、未発明のキャッシュ11、二次キ グメモリの構造を示す。一次ネャッシュ11、二次キ

102ララリ 日14に、本がかってキャッシュ111、二次キャッシュ1116はともに仮想空間であるため、タグアドレスの一致比較だけでは不十分であり、プロセスIDの一致の判定が必要である。

【0296】ディレクトリ方式キャッシュの実装のため に、共有状態を示すビットを設ける。一次キャッシュ は、隣接する一次キャッシュと、二次キャッシュの2つ の転送先が考えられるため、2ビットの共有情報を利用 する。

【0297】二次キャッシュタグ806には、6ビット の共有情報を含む、隣接する二次キャッシュへの共有状態と、4つの一次キャッシュへの共有状態4ビットと、 三次キャッシュ、TLBユニットなどへの共有状態1ビットで構成される。

【0298】(仮想記憶機構)

【029】仮慰却態機構は、内部を起のアドレスを を瀕極のメモリアドレスに対応さ、内部を起のアドレス と上の実メモリ空間を扱うことを可能にする。また、 複数のプロセス空間の間の危壁、およびメモリに存在した ないメモリ空間の甲烷を行う。この短認能の変換を 率的に有うためのバッファが、TLBユニット120で また。

【0300】本発明の方式では、この仮想記憶機構にも 以下の特徴がある。

【0301】(1) TLBは演算ユニットのある一定の 集団ごとにそれぞれ専属のものを置く。

【0302】(2)キャッシュは仮想アドレスとし、実際のメモリのアクセスの直前まで仮想空間の変換を行わない。

【0303】(3) TLBの改変は、キャッシュにコピーがあるにもかかわらず、TLBエントリのない状態を作り出す可能性がある。

【0304】(4)スレッド間の高速同期のための、データフロー同期の機構を提供する。

[0305] 推験のTLBを所持する場合は、TLB間で互いにコピーを持たせることになる。だが、オリジナルのエントリは常にメモリバンクに専馬の1つとする。そのため、TLBの改変の原は、常にメモリバンクに専属のTLBに対して行う。オーナーであるTLBは、共有しているすべてのTLBに向かってページの無効化(インバリッド)を伝達する。

【0306】図9に、本発明の実施例におけるTLBユニット120の内部構造の模式図を示す。

【03の7】 仮想プドレス902は、TLBタグメモリン
903、TLBラグメモリン
903、TLBラグメモリの9に入力される、
並 TLBタグメモリ903は仮想プドレス902の例
を比較器904で比較され、一般した場合のATLB
データメモリ904の内容を使用する。本実施的では、
4ウェイセットアソシアティブ方式で実装することでタ
グメモリ、データメモリを1つ使用して、TLBのヒット率を加上させている。まったペページが一致するもの

がOSプロセスを起動する。

【0308】仮想アドレスに相当するページが丁LBユニット901内部に存在する場合は、TLBデータメモリ904の内容のうちの1つが、物理アドレスとして選択される。変換されたアドレスは、物理アドレス信号906から出力される。

【0309】本熟明における「LBにはもう一つの役割がある。それは、データフロー側形型や形式のも、だりた、データフロー側形でれる、アドレスへのデータアクセスを自動的に検出する機能である。「TLBエントリメモリ909には、アドレスの会な一致と比較するため、では、アドレスが完全に一致した場合は、デークフロー側側発生ユーット907によって、登録されたスレッドが生起される。一致比較のマスクビットによるアドレス側の北接も可能である。

【0310】図15に、本発明のプロセッサにおけるT LBユニットのエントリを示す。通常のTLBと同じ く、変換後の物理アドレス、ページごとの保護情報など き持ち、複数のプロセス空間を混在させるためのプロセ スIDを持つ。

[0311]通常のTLBと駅なるのは、二次キャッシュや他のプロセッサへの共有情報を6ピット格納していることと、データフロー同期のための一致比較アドレス、一致比較範囲のビットを持ち、さらに、データフローの検出で生起すべきスレッドIDを格納していることの25である。

【0312】本発明においてTLBユニットは、キャッシュのディレクトリ共有情報を示す最上位のエントリでもある。二次キャッシュの全て、ローカルメモリ、そしてプロセッサ外部への共有を示すビットをそれぞれ持

【0313】そのため、二次キャッシュ同士やメモリへのテータ転送や、二次キャッシュからプロセッサ外部へのインバリッド要求をどは、まずはTLBに要求される。TLBでは、TLBエントリの持っるピットの共有情報に載って、4つの二次キャッシュ、プロセッサが向っローカルメモリ、及びプロセッサ外部に直接伝達され

【0314】制御信号パケットルーター910は、TL Bへの書きこみを受理するとともに、データフロー一致 やページミスによる例外スレッドを発行し、スレッドパ ケット911に向けて伝達する。

【0315】(外部インターフェースユニット)

【0316】本発明のプロセッサは、複数のプロセッサ を接続して利用するために以下の特徴を持つ。

【0317】(1)スレッドを自動的に複数のプロセッサに分配する。

【0318】(2)各プロセッサにそれぞれローカルメモリを接続する。

【0319】(3)各プロセッサ間のアクセスは仮想ア

ドレス空間とする

- 【0320】本発明のプロセッサでは複数のメモリを接続し、それらを全て1つのスレッドの仮想アドレス空間からアクセスすることを可能にする。
- 【0321】図10に、データキャッシュと外部を接続 するTLB120、ローカルメモリインターフェース1 22、プロセッサ間インターフェースユニット124の 接続関係の様式図を示す。
- 【0322】本発明のプロセッサにおいて、基本的には 物理アドレスは、「LBユニット120とローカルメモ リインターフェース122の間だけで利用される。物理 アドレス専用信号1009が相互に接続される。
- 【0323】本発明のプロセッサにおいては、割り込み は最優先アライオリティーを持つスレッドの発行として 処理される、リアルタイム性能は、スレッド制御スニットによるプライオリティー制御によって確保できる。本 発明のプロセッサは、プライオリティーの高いスレッド にいつでも動作を移すことができるためである。
- 【0324】本発明のプロセッサはマルチスレッドを前 撮としているため、複数のプロセッサ間でスレッドを発 行するのにソフトウェア上の遺加はほとんど必要ない。 少なくともユーザーレベルのソフトウェアでは無改造で 複数のプロセッサにスレッドを分配できる。
- 【0325】マルチプロセッサインターフェース124 は、メモリアクセスバス125とともに、制御パケット バス1007を有する。プロセッサ内部の制御パケット 信号1012は、そのままプロセッサ外部に出力するこ とができる。
- 【0326】マルチプロセッサインターフェース124 は、TLBによって該当する仮想アドレスがプロセッサ 間共有状態を示す場合に、内部からの仮想アドレスを共 有バス信号125に対して出力し、スレッド状態101 2を側鎖がケットバス1007に出力する。
- [0327]本発明のプロセッサは、外部の共和バス信 专125からの仮想アドレスの受信によっても、TLB 120へのアクセスを行う、プロセッサ内部にデータの コピーがある場合は、TLB120のエントリが存在 し、二次キャッシュへのアクセスによってデータの実体 のあるキャッシュの場所も限層的に特定することができ る。TLBのエントリが存在しない場合には、OSによ の表の提出情報を提出されて来るが関でドレス、メモリバ
- ンクの所在を特定することになる。 【0328】(朝御信号・パケット) 制制信号を・パケット 化して伝達する方式は、朝御信号をエンコードすること、複数の経路の配線を共有することで、刺刺信号の配線の規模、長さを最小限にできる。さらに、複数の信号 カクイミング削ぎ。同一の回路で行うことで戦能にすることができる。その欠点は、伝達のためのレイテンシ が劣ること、パケットを中間するパケットルータの回路 規模が大きいことである。

- 【0329】ところが、本発明の方式では、即應に制御信号を伝達するを要があるのは開接するユニットにかぎ もわる。それむ外の制御信号は、スレッドのパイプライ ン進行にあわせて伝達すれば十分である。すなわち、パ ケット制御方式の欠点であるレイテンジは同題ではなく なった。として、パケットルーターの回路的で規模の増大 も局所的なものであるため、配接短編の効果の方が大き
- 【0330】図11に、個々のパケットルータの内部構造の模式図を示す。パケットルーターは以下の3つの機能を禁つ
- 【0331】(1)パケットに応じてユニットの制御を行う
- 【0332】(2)パケットの目的地、情報量に応じて、複数のパケットルーターのうちの1つを選択してパケットを送り出す。
- 【0333】(3)パケットのタイミングをチェックして、スレッドの進行に対して遅れていればスレッドをストールする。
- 【0334】1101はパケットルーターである。受信した1102パケット信号を、コマンドデコーダー1103が解釈する。パケットをこのパケットルーター1101で頭底に利用する場合は、制御信号デコーダー1104は、デコード結果と、パケットルーターのあるユニットの状態信号1105に応じて、個別のステートマシン1106を動きせ、ユニットの制御をローカルステートマンカルステートマンン1106を動きせ、ユニットの削御をローカルステートマンン1106の構造はユニットごとに異なる。
- 【0335】パケットを中離する場合は、まず、タイミングチェッカ1112でパケットが時間とおりお到出しているかどうかを検定する。時間に遅れている場合はスレッドストール要求信号1111でパケットを要求したスレッドを停止する。パケットバッファ110代書からは、パケット出力ユニット11110で複数のパケットバスのうちの1つを選択してパケットと出力する。
- 【0336】パケットの送信先は最終的な送信先に応じ て静的に決定できる。トラフィックに応じた動的な経路 制御などを行うわけではないため、一般的なネットワー クで行うような最適な経路制御の必要はない。
- 【0337】図12に、本発明の第一実施例におけるパケットルーターの配置を示す。
- 【0338】パケットルーターは大まかなユニット、バスバッファごとに設置され、ユニットの制御を行う。パケット制御信号線は隣接したパケットルーターの間のみに面線される。
- 【0339】パケット制御信号は、スレッドのパイプラインの進行に従って伝送される。たとえば、演算ユニッ

トからTLBユニットへの書き込みを要求した場合は、 キャッシュユニットのルーターを通過して伝達される。 転送の中継に時間がかかるため、転送は数クロックを要 する。ただし、転送の間に別のスレッドの動作が可能で

【0340】この機構によって、最小限の配線で並列数 に見合うだけの数の制御信号を送ることができる。

【0341】図27に、制御パケット信号の例を示す。 すべての制御パケットは、32ビット程度のCP(Co ntrolPacket)信号を持つ。

【0342】ControlPacketには、パケッ トの機能を示すPacketCommand、パケット のパラメータを示すValueFieldを持つ。Re questorUnitは要求元 TargetUni t は伝達先のユニットを示す。

【0343】RemainingTimeはパケットが 時間内に伝達されたかどうかの確認を行うための値であ る。この値をデクリメントすることで、パケットの進行 が間に合っているかどうかの判定を行う。UserLe velは、制御パケットの特権レベルを示す。

【0344】スレッドの情報が必要なパケットは、やは り32ビット程度のTI信号が付加される。TIにはプ ロセス、スレッドIDと、スレッドの優先順位、ユーザ ーレベルが格納されている。

【0345】この2つに加えて、アドレス、データ、P C (プログラムカウンタ)、SP (スタックポインタ) などの値が付加される。TIとPC、SPによって、ス レッドのすべての情報が管理される。CPとアドレス データが通常の内部バストランザクションに利用され る。なお、制御パケット信号の仕様は、スレッド状態転 送、データ転送などの目的によって変えることもでき、 共用することもできる。

【0346】(回路規模)

【発明の効果】

【0347】基本的に、プロセッサに求められる性能は 周波数性能と並列性能の積である。しかし、利用目的に よっては、コストあたりの性能、お上び消費電力あたり の性能も求められる。本発明の方式は、回路の組みあわ せによってそれらのいずれにも最適な構成にできること を示す。

【0348】今後のプロセッサの速度は、配線遅延にほ ば比例して決定される。半導体のプロセスの進化に従 い、同路の局所的な遅延時間は縮小傾向がある。しか し、それには配線もトランジスタと同じオーダーで縮小 するという前提条件が必要である。そのため、回路の大 規模化によって配線が縮小されない場合は、微細化にも かかわらず周波数性能の向上は不可能になる。そのた め、チップ全体の配線を行わないようにして、配線のオ ーダーを増加させないことが、周波数性能の向上を維持 するために不可欠である。

【0349】配線の規模は、データ転送幅と転送相手の 数で決まる。データ転送幅のN倍の増加に対して、配線 の規模はN倍に比例して増大する。遅延の増大はわずか である。それに対して、転送相手のN倍の増加に対して は、配線の規模はNの二乗に比例して増加する。そし て、遅延もN倍で増加する。そのため、転送相手を増や すことより、転送幅を増やすことの方が遥かに容易であ

【0350】本発明のプロセッサは、バスの階層化によ って転送相手の組みあわせを常に4つ程度に制限してい る。この規模は現行のインオーダースーパースカラ方式 プロセッサと同程度である。これ以上の一対一接続の配 線は行わないため、いくら並列度が増加しても、周波数 件能を閉害する配線長の増加が発生することはない。 【0351】シフトレジスタ型転送は、自由な転送能

カ、比較的高いピークバンド幅、バスのアービトレーシ ョンの容易さという長所があるが、欠点としてはレイテ ンシ性能が最低となる。このレイテンシ性能の低下を隠 蔽するためにマルチスレッドを利用する。

【0352】表1に、VLIW方式、SMP方式、本発 明のPMT方式ごとの回路規模、遅延時間の比較の表を 示す.

【0353】VLIW方式は、並列規模の増大に対して 周波数性能を著しく低下させる。マルチプロセッサ方式 は、周波数件能は維持できるが、回路規模の増大が大き い。それに対して本発明のPMT方式は、メモリ、演算 ユニットの共有によって、最小限の回路規模で並列性能 を増加させることができる。

【0354】(ユニット稼働率から見た性能向上) 【0355】本発明の方式は、単体のスレッドのレイテ ンシ性能ではほかのパイプラインプロセッサに劣るが、 複数のスレッドの動作全体で性能を稼ぐことができる。 そのため、全体の性能はすべてのスレッドの和である大 域的な処理性能で判断されなければならない。さらに本 発明の方式は、演算ユニットなどの稼動率を最大にする ことで、回路規模に対する全体の性能を最大にできる。 それに対して、ほかの方式の多くは同路規模を増加する ほど演算ユニットなどの稼動率が下がる傾向がある。以 下、演算ユニットなどの稼動率が他の方式に対して高い ことを示す。

【0356】表2は、本発明の方式と、SMP方式との 各状況に対する演算ユニットの停止期間の比較の表であ

【0357】本発明の方式は、自由な命令配置能力と、 局所SMPモード機能によって、あらゆる演算ユニット をほぼ常に動作させることができる。従来のPMT方式 が命令の配置に命令アドレスの制限があったのと対照的 である.

【0358】本発明のプロセッサは、例外の発生頻度が スレッド発行ユニットの供給能力を超えない限り、ほと

んど全てのペナルティーを隠蔽することができる。すな わち、スレッドが十分供給されている限り、本勢明の方 式はVLIW、ソルチブロセッサ方式よりも演変エット の寝動率で勝る。しかも、それはスレッドが独立に並 列動作できる限り、演算ユニットの数に比例して性能を 向上できる。

【0359】マルチプロセッサ方式は、コンテキストス イッチにOSの介在が必要である。さらに、スレッドを 別のプロセッサに移して再調させる「スレッドの移住」 に、すべての状態をキャッシュコセーレンシで施送する 必要がある。この動作には、約100クロック以上の間 プロセッサのバスを占有するため、数千クロック以上の レイテンシを随該するのでなければ寒味がない。さら に、スレッドを再調するには、動作しているスレッドが OSを呼び出して、各エレッドに対して再開条件が整っ ているかどうかを確認しなければなをない。

[0360]次に、マルチプロセッサ方式にコンテキストスイッチ機能をハドウェアで実達して自動的に行うことを考える。それでも、すべてのプロセッサに大量のスレッド、そしてそれら全てのスレッドの状態と、完全なスケジューリングハードウェアを回吟に搭載するを専り開放されて、スレッドの移住には大量のプロセッサ間転送が必要になり、オーバーヘッドは削減できない。[0361]以上の結論として、マルチプロセッサ方式とレイテンと開放機能は両としてい。

【0362】本発明の方式は、コンテキストスイッチは ハードウェアで実装される。本発明の方式は、すべての スレッドの空きスロットが1つのスケジューリングハー ドウェアを通るので、どの空き状態のノードにも即座に スレッドを供給できる。

[0363] さらに、本祭明の方式では、停止していた スレッドは、基本的には停止した時と同じノードで再開 することができる。この場合は状態の施送が一切必要な く、そのノードが空いた時点で即應にスレッドを再開で きる。このため、スレッドの移住をほとんど行わずに、 最適なスレッドの負責分散が可能になる。

[0364] さらに、同期窓敷の持ち合かせに関して も、同期窓敷のアクセスによってバスを止めることはな い、更に、データフロー同間を利用すれば、スケジュー リングの必要も同期窓敷の確認も必要ない。この機能に よって本発明のプロセッサはマルチスレッドのオーバー ヘッドをなくし、マルチスレッドをあらゆるレイテンシ の隠蔽に使用することを可能にしている。

【0365】本発明の方式における唯一のSMP方式に 対する短所は、パイプライン間のスレッドの移住であ る。しかし、スレッドの移住の頻度はパイプラインを長 くすることによって波少させることができる。

【0366】最小限のキャッシュ容量でスレッドの軽動 率を上げるためには、同じ命令やデータを利用するスレッドを集中して実行すれば良い。それは同じ工程の仕事 を集中して行うほうが効率が良いことを意味する。本発 明の方式は、命令、データキャッシュミスの管理によっ て、ある程度は自然にこの共有の形になる。

【0367】本発明の方式は、隣接する演算ユニットに 全てのレジスタ状態を転送するかわり、共有するデータ の転送量が減るPMT方式を基本とする。それに加え て、レジスタ状態を転送しない代わりに、共有するデー タの転送量が耐大となるSMP方式も可能にする。

[0368] PMT方式では、命令の間のデータ底送スループットは、近傍の命令間ほど多く必要とされ、命令 励が脂酸性でなるほど減少する傾向にある。それに対して、スレッド間のデータを送めためのスループットは、スレッド間のデータの共有が多く、並列度が増大するほど拡大する、理由は、1つのデータを大量のプロセッサがほぼ独立して参照するためである。そのために、SM P方式ではメモリゾス探询車に著しい個のが生じる。

[0369] PMT方式は、スレッド間のデータ航送の スループットを最小限にする方式である。よって、どん なに差別度を上げて、かつ同しデータを共有しても 所的なデータグバスのデータスループットの増加を別明す ることができる。すなわち、データの共布とスケーラブ ルな差別性能向上を同時に実現することができる。 [0370] そわた対して SMP方式は、スレッド間 (0370] それた対して SMP方式は、スレッド間

[0370]それに対して、SMP方式は、スレッド間の底法には弱いが、単体の液策ユニットだけで実行ができるという長所がある。そのため、独立したスレッドの実行では、SMP方式を利用するほうがメモリバスの稼働率が優小となる。

[0371] 本発明の方式は、データキャッシュ間の販送量によって自動的に PMT方式、SMP方式を使い分け、常にメモリバス軽勝率を最小にすることができる。
[0372] 一般的に、キャッシュの容量が増大すれば、それだけキャッシュを入の選手が減少して全体の性能と上げることができる。しかし、キャッシュの容量が増大すれば、それでけキャッシュアや五のが設度低下を招く。そのためには、キャッシュを分割するのが望ましいが、複数のキャッシュの複数は大きなどである。しかし、後来のアルチブロセッサ方式では、キャッシュを顕動大でして、それを組にして大量に関することである。しかし、後来のアルチブロセッサ方式では、キャッシュを複数物たせても、複数のキャッシュのほとんどに同し内容を格納する必要があり、キャッシュの場上後状の別にしたことにできない。

[0373] それに対して、本発明の方式では、PMT 方式を利用する限りは、複数のキャッシュへの配して うの複数を調明することができ、キャッシュの容量を増 大させてとット撃を向上させることができる。さらに スレッドの中で関係も利用するデータ、あるいはスレッ ドの中で発生したデータについても、データを利用する キャッシュに対しての連接データを送るため、データ の複数が最小数で話す。 【0374】(命令、データ、演算ユニットの共有) 【0375】現在のプロセッサでは、命令メモリの内容 はプログタムの一ド時に決定され、まず改変されることはない。それを許すと、命令の読み込み、動作順序が 保証されない現在のプロセッサでは動作が保証されない ためである。

【0376】そのため、命令メモリはアドレスに対して

必ず同じ値が読み出され、他のスレッドからの改変のお それもまずない。ということは、同じ命令メモリを利用 するスレッドはすべて1つの命令を利用できれば効率的 である。PMT方式の作用によって、1つの命令は連続 してパイプライン状に動作する大量のスレッドから参照 できる。そのため、本発明の方式はオンチップマルチプ ロセッサなどに比較して命令のメモリサイズ、リプレー スに要求されるメモリスループットが遥かに小さい。 【0377】本発明の方式では、パイプラインの動作を 止める分岐命令、データキャッシュミスは、マルチスレ ッドによってある程度は隠蔽できる。しかし、スレッド 発行ユニットの供給能力を超えるほど頻発する場合は、 本発明の方式でもやはりパイプラインを停止することに なり、性能を低下させる。そのため、命令に置かれた予 測情報を用いて、そのペナルティーを極力減少するのが 望ましい。

[0378]本発明の方式は、1つの命令を全てのスレッドが共有できる。そして、分検予制情報、データフロー予制情報は、参呼列の内容、すなわち命令下ドンスに依存し、個別のスレッドの状態にほとんど依存しない。 ということは、これらの予測情報は1つあれば全てのスレッドが会共有できる。

【0379】マルチプロセッサ間データ転送は、プロセッサの数が増加するにしたがって局所的にも増大し、個々のプロセッサのバス転送性能を使用し、マルチプロセッサにおいてスケーラブルな性能向上を阻害する。

[0380] ブログラムで利用するデータには、細かい 数値の相談はあるものの、80%の部分のプログラムで 20%の部分のデータを利用するという話疑則がある。 たとえば、キャッシュはこの経験則を利用するものであ あ、ということは、1つのフログラムを分削したソンドも、その多くは同じデータを利用することになるのは 当然である。この性質を利用するために、まったく違う スレットが何じデータを利用するが必に、まったく違う

スレフトルーにプランペーの19の2の企業を取りる。 (0381) データは同じ命令が同じようなデータを利用する アース あるいはまったく違うデータを利用する 2つのケースが考えられる。当然データの共有の効率は 命令ほどではないが、大まかをデーグフロックに対して は共有できるケースが多い、そのために、データキャッ シェを分能配置。 (0382) これによって、データキャッシュの共有と 大容量化を同時に実現し、結果的に単体スレッドから。無 た一次キャッシュの発量や加速できることができる。 論、一次キャッシュ間の原法量は増加するが、それはス ループットのみの増大であり、比較が実装しやすい。 (03831 本張明の方式では開接する4つ程度の演算 ユニットが1つのスレッド発行ユニットを共有する。これは、分岐、例外によるスレッドの切り替えの頭底が致 命令に一回という前提によるものである。

【0384】待ち状態のスレッドは、この4つの同時実行されているスレッドのうちの、どのスレッドが停止しても即座に発行できる。

[0385]さらに、満草ユニットの列の長さの増加、 分較予測などによってスレッドの移住の頻度が強力は、 スレッド発行ユニットの整備率も相対的に減少する。 [0386]そして、本売明の方式では細かいスレッド の切り着えのためのスレッドの形性も必要ない、レジス タ、データキャッシュの内容は、常にスレッドが停止し た場所に特視されており、スレッドの空きスロットを待 つなげて関係に実行を開始できる。

[0387] SMP方式では、キャッシュレイテンシ順 酸のためには、中ベイのプロセッサがそれぞれ来行可能 な待ちスレッドを待機させておく必要がある。あるい は、開接するいくつかのプロセッサに対してスレッド発 行を行わせることになる。このことは、大量のプロセッ サに対して任意のスレッドを高速に発行することが難し いことを意味する。

[0388]本祭明の方式では、冬スレッド発行ニーットを、すべてのスレッドがイブラインとして邀请することによって共有させる。このため、すべてのプロセッサが持ち状態のスレッドを有することなく高速コンテキストスイッチを可能にする。データキャッシュや特殊演算ニーットの結果などを取得し、再問する準備が強ったスレッドは、常に空いたおらゆるスレッドスロットに対して繋行される。

【0389】(IPユニットの共有)

【0390】IPユニット間のデータの転送能力を最大 にするには、IPユニット間を信号で直結するのが最も 簡単である。だが、それでは全体で1つの機能しか実現 できない。

[0391]次に考えられる手段は、それぞれ「Pユニットの間にマイクロプロセッサをそれぞれ置くことである。しかしこれでは、プログラムが「Pの結合ごとに分散されることになり、処理が一様にならないという欠点がある。

[0392] さらに次に考えられるのは、IPユニット とマルチプロセッサをクロスパスイッキで結合する方 である。これならば、共有バスよりは優れた転送能力が 確保できる。しかレクロスパスイッキは回路現機が M 個のプロセッサ、N個のIPユットユニットとが M 大側の原のオーゲーで増加する方式であり、大 環境表別には耐かない。さらに、そのために切り等えの レイテンシャ間が受く、自由でか可動的な振送には向か ない.

【0393】本発明の方式は、各ノードに対してIPユ エットを接続して、IPユニット間の通信能力をノード 間のデーク連信能力で確保する。IPユニット間のデー クの整形は、PM Tの各演算ユニットがそれぞれ独立し て行い、IPユニットトの入力の負荷が低い場合はすぐ に別の用金に無用できる。

[0394] IPユニットの転送能力が単体の演集ユニットの転送能力を超えるほど高い場合には、近傍の複数の演算エニットを利用して転送し、その先の演算エニットでデータを整形することができる。このような場合では特に、マルチプロセッサナクロスパスイッチ方式より圧倒的に IPユニットからの転送性能を稼ぐことができる。

[0395]本祭明の方式では、IPユニットはソフトウェアでは特殊命令、あるいはシステムアクセス命令として使用することができ、その配置に制閉はない、実験のIPユニットの分散配置に対しては、スレットの移住機体の自動的に対応することもできる。IPユニットの同のデータ転送は、PM丁方式が持つレジスク段接転送、キャッシュコヒーレン総機やで行う。こうして、同じソフトウェアで自由なIPユニットの組み合わせに効率良く対応することができる。

【0396】(消費電力予測)

【0397】CMOS回路は、信号の変化のときに電力 を消費する。信号が変化しなければ電力をほとんど消費 しない。

(0398]ところで、本発明の方式は、同一のスレッドを連続して動情させるときは、その疾格される命令、 演算ユニットの状態は完全に同一である。さらに、利用 するレジスタファイル、デークゲス、デークキャッシュ とのバス通信の内容もスレッド間の違いは少ない。とい うとは、同とスレッドをまとめて実行する時には、各 スレッド間のかずかな動作の違いだけが消費電力にな る。それに対して、通常のプロセッサでは、各命令ごと にすべての回路の状態が変わるため、すべての回路の半 分近くの信号が変われ、影像でありたなる。

[0399] 結論としては、本発明の方式のプロセッサ は、同一の命令、データを利用したスレッドの連続動作 が可能な場合は、現行のパイプライン方式プロセッサよ りも低い消費電力で同じ性能を発揮できる。アーキテク チャの/ベルでこれ以上の低消費電力の手段は考えられ ない。

[040]表」の記載のように、本発明のプロセッサ は、マルチプロセッサ、VLIW方式に対して、性能に 対する回路規模が最小である。理由は、PM丁方式は命 令、データ、演算ユニットの共有を行うためである。性 能に対する回路規模が最小であるということは、そのま ま性能に対する消費電力が最小であるということを意味 する。 【0401】さらに、本発明の方式は、性能に対する配 線長も最小である。今後の半導体の清費電力は、配線容 量の充放電が大半を占めることになると予想されるた め、配線が最小であるということはそのまま消費電力の 削減に繋がる。

【0402】さらに、前途した同一命令を利用するスレッドの遊聴動作による電力削減とあいまって、本発明の 方式は、プログラム可能の間路において、最小の電力で 実際の演算を行う方法であるといえる。ただし、本発明 の方式は周所的にはSMP方式に近い動作モードも持つ ため、その部分はSMP方式と同じ消費をしたした しかし、本発明の方式は可能な限りPMT方式で演算を行 おうとするため、演算性能に対する消費電力は常に最小 になる。

【図面の簡単な説明】

【図1】本発明の精造を用いたプロセッサの構造模式図 (第一実施例)

【図2】従来のVL I W方式のプロセッサの構造模式図 【図3】従来のマルチプロセッサ方式のプロセッサシス テムの構造模式図

【図4】従来のPMT方式のプロセッサの構造模式図 【図5】本発明の構造を用いたプロセッサの構造模式図

【図6】命令発行ユニットの内部構造模式図

【図7】最大4つのスレッドを同時に実行する、実行ユニットの内部構造模式図

【図8】一次、二次キャッシュの接続関係を示す構造模

スロ 【図9】TLBユニットの内部構造模式図

【図10】TLBと外部インターフェースの接続関係を 示す構造模式図

【図11】パケットルーターの内部構造模式図 【図12】本発明の第一実施例における、パケットルー

ターの配置図。 【図13】命令キャッシュタグメモリの1ラインごとの

【図14】 データキャッシュタグメモリの1ラインごと

【図15】TLBユニットの1エントリごとの内容 【図16】従来のマルチプロセッサにおける、スレッド の動作例

【図17】本発明のプロセッサにおける、スレッドの動

【図18】分岐命令実行における、命令発行ユニットの 選択方法を示す概念図

【図19】命令キャッシュのもつ予測情報の書き込み、 利用方法を示す概念図

【図20】各種分岐命令の実行概念図


【図21】1つの演算ユニットにおける、パイプライン 動作概念図


| 【図22】スレッド移住のレジスタ同期動作概念図 | 402 | 命令発行制御 |
|--|-----|-------------------|
| 【図23】 ディレクトリ方式キャッシュのリード動作概 | 403 | PCラッチ |
| 念図 | 404 | 命令メモリ |
| 【図24】ディレクトリ方式キャッシュのライト動作概 | 405 | 演算ユニット |
| 念図 | 406 | データバスクロスバスイッチ |
| 【図25】同期命令の動作概念図 | 407 | データメモリ |
| 【図26】同期命令のソフトウェア上での動作概念図 | 408 | 外部インターフェース |
| 【図27】パケット制御信号の内容 | 409 | 演算要素 |
| 【符号の説明】 | 501 | 本発明の第二実施例のプロセッサ |
| 101 本発明の第一実施例のプロセッサ | 502 | 前段外部プロセッサインターフェース |
| 102 命令発行ユニット | 503 | ショートカットバスインターフェース |
| 103 スレッド発行ユニット | 504 | I Pユニット |
| 104 命令キャッシュメモリ | 510 | I /Oバスインターフェース |
| 105 実行ユニット | 511 | 次段外部プロセッサインターフェース |
| 106 共有レジスタファイル | | パケットルータ |
| 107 16ピット演算ユニット | | 制御パケット信号 |
| 108 共有演算ユニット | 604 | プライオリティー選択ユニット |
| 109 分岐発行制御信号 | | 命令キャッシュ制御ユニット |
| 110 データアクセスバス信号 | | 命令キャッシュタグメモリ |
| 111 一次データキャッシュ | | 命令ローカルTLB |
| 112 アクセスバッファ | | スレッド状態信号 |
| 113 一次データキャッシュ | | スレッド状態制御ユニット |
| 116 二次キャッシュメモリ | | スレッド状態信号 |
| 117 アクセスバッファ | | 分岐、データフロー予測信号 |
| 117 79 CANGOT | | 命令信号 |
| 121 データアクセスバス信号 | | 分岐要求信号 |
| 121 ケーケノクモスノス信号 122 ローカルメモリインターフェース | | 命令順序アライナ |
| 123 ローカルメモリインターフェース | | スレッド状態信号 |
| 124 外部バスインターフェース | | 命令キャッシュデータメモリ |
| 125 外部バス | | 命令リプレースバス |
| 125 が前が入 126 割り込み信号 | | 待ち状態スレッド状態バッファ |
| 127 新規スレッド発行ユニット | | 制御パケット信号 |
| 131 アクセスバッファ | | スレッド移住制御ユニット |
| | | プログラムカウンタ信号 |
| 132 スレッド状態信号 | | 命令デコードユニット |
| 133 スレッド発行制御信号 | | ロデアコートユーット |
| 134 分岐発行制御信号 | | レジスタル送バス信号 |
| 201 命令キャッシュ | | |
| 202、203 演算ユニット | | オペランド転送クロスババス |
| 204 分岐ユニット | | オペランドショートカット信号 |
| 205 ロードストアユニット | | 16ビット整数演算ユニット |
| 206 レジスタファイル | | 結果ショートカットバス信号 |
| 207 データキャッシュ | | 64ビット整数演算ユニット |
| 208 命令発行ユニット | | 浮動小数点加算+乗算ユニット |
| 301, 302, 303, 304, 306, 307, 3 | | ロードストアユニット |
| 08 プロセッサ | | アドレスバス信号 |
| 305、309 一次共有バス | | データバス信号 |
| 310、311 二次キャッシュ | | レジスタ待避バス信号 |
| 312 共有メモリバス | | 演算結果フォワーディングタニット |
| 313 メインメモリ | | 浮動小数点除算ユニット |
| 401 PMT方式プロセッサ | 719 | 浮動小数点加算ユニット |
| | | |

(28))01-236221 (P2001-236221A)


| 720 結果ショートカットバス信号 | 1009 物理アドレス信号 |
|---------------------------|---------------------------|
| 721 分岐ユニット | 1011 制御パケット信号 |
| 722 オペランドショートカット信号 | 1012 スレッド発行パケット信号 |
| 723 レジスタ同期ユニット | 1013 仮想アドレス |
| 724 レジスタ転送バス信号 | 1101 制御パケットルータ |
| 725 プログラムカウンタバス信号 | 1102 制御パケット信号 |
| 726 分岐発行パケット信号 | 1103 制御コマンドデコーダ |
| 802 一次キャッシュ制御 | 1104 制御信号デコーダ |
| 803 一次キャッシュタグメモリ | 1105 ローカル状態信号 |
| 804 一次キャッシュデータメモリ | 1106 ローカル制御ユニット |
| 805 二次キャッシュ制御 | 1107 ローカル制御信号 |
| 806 二次キャッシュタグメモリ | 1108 制御パケットバッファ |
| 807 二次キャッシュデータメモリ | 1109 制御パケット信号 |
| 902 仮想アドレス信号 | 1110 制御パケット出力ユニット |
| 903 TLBタグメモリ | 1111 スレッドストール信号 |
| 904 アドレス比較器 | 1112 制御パケットタイミングチェッカ |
| 905 ページフォルト発生ユニット | 1201~1211 制御パケットルータ |
| 906 物理アドレス信号 | 1801 二次キャッシュ |
| 907 ページトラップ・データフロー同期発生ユニッ | 1802、1804、1807、1809 スレッド管 |
| F | 理ユニット |
| 908 TLBエントリメモリ | 1803、1805、1808 命令キャッシュ |
| 909 制御信号パケットルータ | 1806 分岐ユニット |
| 910 ページフラッシュシーケンサ | 1901、1905 命令キャッシュ |
| 911 スレッドパケット | 1902、1906 実行ユニット |
| 1001 データバス信号 | 1903 分岐ユニット |
| 1004 スレッドパケットバッファ | 1904, 1908 データキャッシュ |
| 1007 スレッドパケット信号 | 1907 ロードストアユニット |


【図2】








【図13】

















| (51) Int. Cl. 7 | | 識別記号 | FI | | | (参考) |
|-----------------|-------|------|------|-------|------|------|
| G06F | 9/34 | 350 | G06F | 9/34 | 350B | |
| | 9/46 | 360 | | 9/46 | 360B | |
| | 12/08 | | | 12/08 | F | |
| | | | | | G | |
| | | | | | H | |
| | | | | | E | |

(84))01-236221 (P2001-236221A)

| | Y | |
|-------|---------|--|
| 310 | 310B | |
| 12/10 | 12/10 A | |
| 12/12 | 12/12 A | |

GD14 HH07